[发明专利]半导体芯片封装结构及封装方法

说明书

技术领域

本发明属于半导体制造领域，尤其涉及一种半导体芯片封装结构及封装方法。

背景技术

晶圆级芯片封装（Wafer Level Chip Size Packaging，WLCSP）技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。晶圆级芯片尺寸封装技术改变传统封装如陶瓷无引线芯片载具（Ceramic Leadless Chip Carrier）、有机无引线芯片载具（Organic Leadless Chip Carrier）和数码相机模块式的模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。

如图1所示，现有的半导体芯片封装结构包括芯片封装体，该芯片封装体包括：芯片10，与该芯片10连接的基底11。其中，该芯片10包括上表面、与所述上表面对应的下表面、设置在芯片下表面的功能区12及焊垫13。所述半导体芯片封装结构还包括依次覆盖于所述芯片10上表面和侧壁的绝缘层14、导电层15，以及防焊层16。该导电层15电连接所述焊垫13和凸出于所述防焊层16设置的焊球17。一般地，该防焊层16采用环氧树脂材料制成。

但上述半导体芯片封装结构在外部环境处于高温、高湿的情形下，水气易从所述导电层15电连接焊垫13处渗入芯片封装体内，最终造成芯片封装体损坏，如电性失效、断路等。

发明内容

本发明的目的在于提供一种解决上述技术问题的半导体芯片封装结构及封装方法。

其中，本发明一实施方式的半导体芯片封装结构，包括芯片封装体，所述芯片封装体包括：

芯片，所述芯片包括上表面、与上表面相背的下表面，所述下表面上设有感光区和焊垫；

基底，所述基底包括上表面，与上表面相背的下表面，所述基底上表面与所述芯片下表面连接；

焊球，所述焊球设置于所述芯片上表面；

导电层，电连接所述焊垫和所述焊球；

所述半导体芯片封装结构还包括覆盖于除基底下表面外的所有芯片封装体外表面的气相沉积高分子有机薄膜。

作为本发明的进一步改进，所述气相沉积高分子有机薄膜为Parylene薄膜。

作为本发明的进一步改进，所述Parylene薄膜的厚度为1~10um。

相应地，本发明一实施方式的半导体芯片封装方法，包括：

提供一芯片，所述芯片包括上表面、与上表面相背的下表面，所述下表面上设有多个感光区和多个焊垫；

提供一基底，所述基底包括上表面，与上表面相背的下表面；

将所述基底的上表面与所述芯片的下表面压合；

提供一胶带，并将所述基底的下表面粘合在所述胶带上；

在芯片上形成电连接所述焊垫的导电层；

在芯片的上表面形成至少一个电连接所述导电层的焊球；

切割所述芯片和所述基底，形成多个粘合于所述胶带的芯片封装体；

在每个芯片封装体除基底下表面外的所有外表面上形成气相沉积高分子有机薄膜。

作为本发明的进一步改进，在所述方法还包括：

通过剥离工艺用光刻胶在所述焊球的表面形成光阻，所述光阻在远离所述焊球方向上与所述芯片的上表面形成的夹角小于90度；以及在形成气相沉积高分子有机薄膜后，将所述光阻从所述焊球表面去除。

作为本发明的进一步改进，所述光阻包括位于所述焊球上方的上表面，以及由所述上表面向所述芯片上表面延伸且逐渐靠近所述焊球的侧壁。

作为本发明的进一步改进，在所述“在芯片上形成电连接所述焊垫的导电层”步骤后，还包括：

在所述导电层上形成防焊层。

作为本发明的进一步改进，在“在每个芯片封装体除基底下表面外的所有外表面上形成气相沉积高分子有机薄膜”后，还包括：

去除所述胶带，得到封装完成的多个半导体芯片封装结构。

作为本发明的进一步改进，所述气相沉积高分子有机薄膜为Parylene薄膜。

作为本发明的进一步改进，所述Parylene薄膜的厚度为1~10um。