[发明专利]一种逐次逼近型ADC版图结构

说明书

技术领域

本发明涉及一种半导体集成电路器件，特别是涉及一种逐次逼近型(SAR)模数转换器(ADC)版图结构。

背景技术

在所有涉及到模拟信号和数字信号处理的电路中，模数转换都是必不可少的组成部分，随着技术的发展，对ADC的低功耗高性能的应用要求越来越高，尤其是在医疗及便携式无线收发电子类产品应用中，要求电池能够支撑更长的时间，因此要求电路不断向低功耗发展，作为目前最常用的可以满足要求的模数转换器类型，逐次逼近型ADC占据低功耗应用的主导地位，在这其中，采用电容阵列数模转换器(DAC)进行电荷标定的逐次逼近型ADC消耗的功耗最低，因此成为最为常用的结构类型。

逐次逼近型ADC通过电容上开关的闭合与关断实现电荷在电容上的分配，在输入信号与基准电压的共同作用下，在电容阵列输出端得到电压值，并通过比较器得到数字量化输出，开关由数字逻辑进行控制，基准电压由内部偏置产生。因此，如何精确的完成电容阵列的精确匹配，减小外部信号对内部信号的干扰，以及减少内部模拟信号和数字信号之间的串扰，从而精确的完成量化转换过程非常重要。

发明内容

(一)要解决的技术问题

本发明所要解决的技术问题是提供一种逐次逼近型ADC的版图结构，与现有逐次逼近型ADC版图结构相比结构简单，面积小，匹配程度高，布局合理，并且具有不同工艺间的可移植性。具有该版图结构的ADC能减少控制信号的路径，对共模干扰抑制作用明显，可以减少噪声对ADC性能的影响。

(二)技术方案

为达到上述目的，本发明提供了一种逐次逼近型ADC的版图结构，包括：

第一电容阵列版图区106a、第二电容阵列版图区106b、第三电容阵列版图区106c和第四电容阵列版图区106d，且这4个电容阵列版图区在整个版图结构中呈田字型排列，上下左右完全对称；以及

从左至右依次连接且位于第一至第四电容阵列版图区的对称中线上的比较器版图区110、控制逻辑电路版图区109、开关阵列版图区108和基准与偏置电路版图区107；

其中，第一电容阵列版图区106a分别与第三电容阵列版图区106c、比较器版图区110、基准与偏置电路版图区107相连接；第二电容阵列版图区106b分别与第四电容阵列版图区106d、比较器版图区110及基准与偏置电路版图区107相连接；第三电容阵列版图区106c分别与第一电容阵列版图区106a、基准与偏置电路107相连接；第四电容阵列版图区106d分别与第二电容阵列版图区106b、基准与偏置电路版图区107相连接；

比较器版图区110分别与第一电容阵列版图区106a、第二电容阵列版图区106b相连接；

基准与偏置电路版图区107分别与第一电容器阵列版图区106a、第二电容器阵列版图区106b、第三电容阵列版图区106c及第四电容阵列版图区106d相连接。

上述方案中，所述第一电容阵列版图区106a中，第一电容阵列由多个电容单元构成，该多个电容单元等距放置并且形状和大小一致；根据对应数字输出的权重大小连接一定数量的电容单元构成内部电容，并保证连线长度按照二进制权重比例实现，以保证引入寄生电容后的内部电容大小依然维持二进制权重比例关系；在电容阵列周边增加一圈虚拟电容，保证每个电容单元在纵横维度上都具有相同的外部环境。

上述方案中，所述第二电容阵列版图区106b、第三电容阵列版图区106c和第四电容阵列版图区106d与第一电容阵列版图区106a相同。

上述方案中，该逐次逼近型ADC的版图结构的芯片管脚分为模拟部分和数字部分，分别对应模拟信号和数字信号，模拟输入输出端管脚对应模拟供电端，数字输入输出端管脚对应数字供电端。

上述方案中，所述数字供电端位于所述第一电容阵列版图区106a和第二电容阵列版图区106b所在的一侧，所述模拟供电端位于第三电容阵列版图区106c和第四电容阵列版图区106d所在的一侧。

上述方案中，模拟信号流入端与电容阵列输出端连接，数字信号输出端与逻辑控制模块相连接，减少数字信号路径，降低对周围敏感结点的干扰。

上述方案中，所述电容阵列周围加上较宽的保护环，该保护环带有阱接触和不带有阱接触的两种。

上述方案中，所述比较器版图区110中的比较器作为模拟与数字信号的转换枢纽，按照轴对称的形式布局，并按照信号流向顺序布局。

上述方案中，对所有模拟和条件允许的晶体管上，加上尽可能多的衬底接触和阱接触，并且衬底电压与电源电压相连接。