[发明专利]一种移位寄存器单元、栅极驱动电路及显示器件

权利要求书

1.一种移位寄存器单元，其特征在于，包括：上拉模块、下拉模块、控制模块和复位模块；

所述上拉模块，连接所述控制模块、时钟信号和本级信号输出端，用于在所述控制模块和所述时钟信号的控制下将所述本级信号输出端输出的信号上拉为高电平；

下拉模块，连接所述控制模块、第一信号输入端、电压端和所述本级信号输出端，用于在所述控制模块或所述第一信号输入端的控制下将所述本级信号输出端输出的信号下拉为低电平；

控制模块，还连接所述时钟信号和第二信号输入端，用于根据所述时钟信号和所述第二信号输入端输入的信号对所述上拉模块和所述下拉模块进行控制；

复位模块，连接复位信号和所述电压端，用于根据所述复位信号对本级移位寄存器单元进行复位。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块包括：

第一晶体管，其源极连接所述本级信号输出端，栅极连接所述控制模块，漏极与所述时钟信号相连接；

上拉电容，其并联于所述第一晶体管的源极和栅极之间；

所述下拉模块包括：

第二晶体管，其源极连接所述本级信号输出端，栅极连接所述控制模块，漏极与所述电压端相连接；

第三晶体管，其源极连接所述第一晶体管的源极，栅极连接所述第一信号输入端，漏极与所述电压端相连接。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：

第四晶体管，其源极连接所述第一晶体管的源极，栅极连接所述第一晶体管的栅极，漏极连接反馈信号输出端，所述反馈信号输出端输出的信号作为下一级移位寄存器单元的第二信号输入端输入的信号。

4.根据权利要求3所述的移位寄存器单元，其特征在于，

所述第一信号输入端输入的信号为下一级移位寄存器单元的信号输出端输出的信号；

所述第二信号输入端输入的信号为上一级移位寄存器单元的信号输出端输出的信号，或为上一级移位寄存器单元的反馈信号输出端输出的信号。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述复位模块包括：

第五晶体管，其源极连接所述本级信号输出端，栅极连接所述复位信号，漏极与所述电压端相连接。

6.根据权利要求1至5任一所述的移位寄存器单元，其特征在于，所述控制模块包括：

第六晶体管，其源极连接所述第一晶体管的栅极，栅极和漏极均与第二信号输入端相连接；

第七晶体管，其源极连接所述第一晶体管的栅极，漏极连接所述电压端；

第八晶体管，其源极连接所述第七晶体管的栅极，栅极连接所述第一晶体管的栅极，漏极与所述电压端相连接；

所述控制模块还包括时钟控制子模块，所述时钟控制子模块分别连接至少一个时钟信号和所述第七晶体管的栅极；

其中，每个所述时钟信号的占空比相同，当一个时钟信号为高电平时，其余时钟信号均为低电平。

7.根据权利要求6所述的移位寄存器单元，其特征在于，当仅包括一个时钟信号时，所述时钟控制子模块包括：

第九晶体管和第十晶体管，所述第九晶体管的源极与所述第十晶体管的漏极连接，所述第九晶体管的漏极与所述第十晶体管的源极连接，所述第九晶体管的栅极和漏极均与所述第七晶体管的栅极相连接，所述第十晶体管的栅极和漏极均与时钟信号相连接。