[发明专利]用于半导体再生长的方法

说明书

本申请要求以下临时提交的美国专利申请的优先权：2011年12月28日提交的、申请号为61/580,939、名称为“Pre-Clean for SiGe Epitaxy in aCMOS Process and Resulting Structures”的申请，该申请在此通过引用并入本文。

技术领域

本发明涉及半导体技术领域，更具体地，涉及用于半导体再生长的方法。

背景技术

金属氧化物半导体(MOS)晶体管的速度与MOS晶体管的驱动电流密切相关，驱动电流还与电荷的迁移率紧密相关。例如，当NMOS晶体管的沟道区中电子迁移率高时，NMOS晶体管具有高驱动电流，而当PMOS晶体管的沟道区中空穴迁移率高时，PMOS晶体管具有高驱动电流。

锗是公知的半导体材料。锗的电子迁移率和空穴迁移率大于硅的电子迁移率和空穴迁移率，硅是集成电路形成中最常用的半导体材料。因此，锗是用于形成集成电路的极好材料。然而，在过去，由于硅的氧化物(氧化硅)较易用于MOS晶体管的栅极介电层，因而硅较受欢迎。通过热氧化硅衬底能够很方便地形成MOS晶体管的栅极介电层。另一方面，锗的氧化物是溶于水的，因此不适于形成栅极介电层。

然而，随着高k电介质材料在MOS晶体管的栅极介电层中的使用，由氧化硅提供的便利性不再是最大优点，因此锗被重新考虑用于MOS晶体管的形成。

为改善硅锗或者锗薄膜的质量开发出了半导体再生长技术。半导体再生长工艺之一包括在半导体衬底上均厚沉积位错阻止掩模，并且在位错阻止掩模中形成开口直到通过该开口暴露出半导体衬底。然后，实施再生长以在开口中形成再生长区。开口的再生长区由半导体材料(例如，锗或者硅锗)形成。尽管总的来说改善了均厚形成的薄膜(由与再生长区相同的材料形成)上方的再生长区的质量，然而仍然观察到诸如位错的缺陷。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种方法，包括：

对第一半导体区的表面实施处理，其中使用工艺气体实施所述处理，所述工艺气体包括：含氧气体；和能够蚀刻所述第一半导体区的蚀刻气体；以及

实施外延以在所述第一半导体区的所述表面上生长第二半导体区。

在可选实施例中，所述含氧气体从基本上由氧气(O₂)、臭氧(O₃)以及它们的组合所组成的组中选择。

在可选实施例中，所述含氧气体包括O₂。

在可选实施例中，所述蚀刻气体包括CF₄。

在可选实施例中，所述第一半导体区是半导体衬底的部分，以及所述方法进一步包括蚀刻所述半导体衬底以形成凹槽，其中所述表面在所述凹槽中。

在可选实施例中，所述方法进一步包括：在实施所述外延的步骤之前以及在实施所述处理之后，对所述第一半导体区的所述表面实施清洁。

在可选实施例中，所述处理包括等离子体处理。

根据本发明的另一个面，还提供了一种方法，包括：

蚀刻半导体衬底以形成凹槽，其中，所述半导体衬底包括位于所述凹槽中的顶面；

对所述顶面实施处理，其中使用工艺气体实施所述处理，所述工艺气体包括：含氧气体；和能够蚀刻所述半导体衬底的蚀刻气体；

在所述处理之后，对所述顶面实施清洁；以及

在所述处理之后，实施外延以在所述凹槽中生长半导体区。

在可选实施例中，所述方法进一步包括：形成从所述半导体衬底的顶面延伸入所述半导体衬底中的浅沟槽隔离(STI)区，其中在蚀刻所述半导体衬底的步骤期间，蚀刻所述半导体衬底位于所述STI区的相对侧壁之间的部分以形成凹槽；以及在实施所述外延的步骤之后，对所述STI区开槽。

在可选实施例中，所述方法进一步包括：在蚀刻所述半导体衬底的步骤之前，在所述半导体衬底上方形成栅极堆叠件；以及在所述栅极堆叠件的相对侧上形成间隔件，其中使用所述间隔件作为蚀刻掩模实施所述蚀刻的步骤，并且其中所述半导体区形成所述晶体管的源极和漏极应激源区。

在可选实施例中，所述含氧气体包括氧气O₂，并且所述蚀刻气体包括CF₄。

在可选实施例中，使用包括稀释的HF溶液实施所述清洁。

在可选实施例中，O₂的流速与CF₄和O₂的总流速的流速比大于大约1％。