[发明专利]半导体器件

说明书

相关申请的交叉引用

在2011年12月14日提交的日本专利申请No.2011-273294的公开内容（包括说明书、附图和摘要）通过引用的方式全文并入本申请。

技术领域

本发明涉及半导体器件，并且更特别地涉及适用于与外部LSI耦接的半导体器件。

背景技术

LSI封装的焊球布局（ball arrangement）通过例如对到外部LSI的布线予以考虑来确定。在LSI封装的焊球布局被确定之后，布局通常无法改变。因此，当外部LSI本身被改变，或者外部LSI的规格被改变时，取决于LSI封装的焊球布局，有可能在LSI封装与外部LSI之间的布线会变得拥塞。

近年来，LSI封装的焊球间距（焊球的布局间隔）被减小，并且封装基板层（例如，PCB基板）的数量同样被减少。此外，在基板上的配置根据每个客户而改变。结果，在LSI封装与外部LSI之间的布线更易于变得拥塞。为此，即使在外部LSI已经改变时，在LSI封装与外部LSI之间的布线拥塞也需要尽可能多地抑制。

在日本未经审核的专利公开No.2002-237567和日本未经审核的专利公开No.2010-103442中公开了相关的技术。

图12是示出日本未经审核的专利公开No.2002-237567所公开的半导体器件的配置的示意图。图12所示的相关技术的半导体器件是其中层叠式多芯片（第一芯片3和第二芯片4）被安装于基板之上的封装。在图12所示的半导体器件中，辅助针脚（auxiliary stitch）9、10、16、17和18形成于基板1的绝缘层2上，作为除正常针脚外的冗余针脚。辅助针脚9和10通过跳线（jump wire）11相互耦接。在第一芯片3上的焊盘A通过导线5与针脚6导线接合，而在第二芯片4上的焊盘A通过导线7与针脚8导线接合。此外，针脚6与辅助针脚9接线，而针脚8与辅助针脚10接线。

以上述配置，即使在半导体芯片被改变为具有不同焊盘布局的另一个芯片时，该改变能够在没有出现交叉线的情况下通过一种基板灵活地处理。

另外，日本未经审核的专利公开No.2010-103442公开了电子构件的安装基板，包括具有其上提供了电子构件的安装区域的安装表面的基板、排列于基板边缘上的多个外部电极、用于排列于安装表面上的安装区域之外的导线接合的多个第一电极焊盘、用于排列于安装表面的安装区域之内的倒装芯片的多个第二电极焊盘、将第一电极焊盘与外部电极按照一对一的方式耦接的第一布线部分以及将第一电极焊盘与第二电极焊盘按照一对一的方式耦接的第二布线部分。第二布线部分将在基板的前后方向上具有相反的位置关系的第一电极焊盘与第二电极焊盘耦接。

发明内容

但是，在图12所示的半导体器件中，因为在基板上的各个辅助针脚之间需要导线接合，所以引起了导线数量增加的问题。此外，在各个辅助针脚之间的导线接合的耦接方向不同于在半导体芯片的焊盘与正常针脚之间的导线接合的耦接方向。这导致了制造工艺增加的问题。

根据本发明的一个方面，本发明提供了一种半导体器件，包括：具有第一和第二电极焊盘的半导体芯片；以及半导体芯片安装于其上的封装基板，其中封装基板包括第一和第二电极、能够与外部耦接的第一外部电极、将第一电极与第一外部电极耦接的第一导线以及将第一电极与第二电极耦接的第二导线，并且其中封装基板还包括将第一电极与第一电极焊盘耦接或者将第二电极与第二电极焊盘耦接的第一接合导线。

根据本发明的另一个方面，本发明提供了一种半导体器件，包括：具有第一和第二电极焊盘的半导体芯片；以及半导体芯片安装于其上的封装基板，其中封装基板包括具有对应于第一电极焊盘与第二电极焊盘之间的布局间隔的长度的第一电极、能够与外部耦接的第一外部电极以及将第一电极与第一外部电极耦接的第一导线，并且其中封装基板还包括将第一电极与第一电极焊盘耦接或者将第一电极与第二电极焊盘耦接的第一接合导线。

与相关技术相比，以上述电路配置，分配给焊球的半导体芯片的电极焊盘能够在不增加导线数量的情况下改变。利用该半导体器件，例如，即使外部LSI被改变，也没有必要为了降低布线拥塞而特意改变基板。

根据本发明的各个方面，本发明能够提供能够在与相关技术相比不增加导线数量的情况下改变分配给焊球的半导体芯片的电极焊盘的半导体器件。

附图说明

图1A是示出根据本发明的第一实施例的半导体器件的一部分的平面图；

图1B是示出根据本发明的第一实施例的半导体器件的一部分的平面图；