[发明专利]一种处理器间的数据通信方法及FPGA设备

说明书

技术领域

本发明涉及数据通信技术，具体涉及一种处理器间的数据通信方法及FPGA设备。

背景技术

传统的双端口随机存储器(RAM，random access memory)芯片实现双处理器通信的方式，是在一个存储器上配备两套完全独立的数据线、地址线和读写控制线，并允许两个独立的处理器系统同时对其进行随机性访问的存储器。

但是，发明人在对现有技术的实践与研究中发现，传统的双端口RAM控制逻辑较为复杂，存取速度较慢，数据交换的实时性较低。

发明内容

本发明实施例提供了一种处理器间的数据通信方法及现场可编程门阵列(FPGA，Field-Programmable Gate Array)设备，能够实时处理处理器间的数据交换，提高处理器间的数据通信效率，并且逻辑实现更为灵活。

一种处理器间的数据通信方法，包括：

FPGA读取第一处理器中输出的数据；

所述FPGA向第二处理器写入中断信号，使得所述第二处理器从FPGA中读取其接收到的所述第一处理器输出的数据。

一种FPGA设备，包括：

读取单元，用于读取第一处理器中输出的数据；

写入单元，用于向第二处理器写入中断信号，使得所述第二处理器从FPGA中读取其接收到的所述第一处理器输出的数据。

从以上技术方案可以看出，本发明实施例具有以下优点：

本发明实施例提供一种处理器间的数据通信方法及FPGA设备，通过FPGA读取第一处理器中输出的数据，再向第二处理器写入中断信号，使得第二处理器从FPGA中读取该FPGA接收到的第一处理器输出的数据。与现有技术中利用双端口RAM芯片实现处理器间的通信方式相比，能够实时交换数据，逻辑实现更为灵活，性价比更高。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例一的方法流程图；

图2为本发明实施例二的方法流程图；

图3为本发明实施例三的FPGA设备的结构示意图；

图4为本发明实施例三提供的另一种FPGA设备的结构示意图；

图5为本发明实施例提供的FPGA设备的结构原理图。

具体实施方式

本发明提供了一种处理器间的数据通信方法及FPGA设备，能够实时处理处理器间的数据交换，提高处理器间的数据通信效率，并且逻辑实现更为灵活。

下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一、

请参阅图1，图1为本发明实施例一的方法流程图。如图1所示，一种处理器间的数据通信方法，可以包括以下步骤：

101、FPGA读取第一处理器中输出的数据。

其中，FPGA中设置有共享数据块，一个实施例中，该共享数据块可以是块随机存储器BlockRam，并且采用具有知识产权模块(IP，Intellectual Propertycore)核实现共享数据块的标准双端口RAM的基本逻辑功能。共享数据块具有写竞争逻辑，可以有效避免被误写。

共享数据块的时钟可以由外部16MHz振荡器通过数字时钟管理单元(DCM，Digital Clock Manager)锁相变频后送入。

进一步的，可以由FPGA的共享数据块读取第一处理器输出的数据。

102、FPGA向第二处理器写入中断信号，使得第二处理器从FPGA中读取其接收到的第一处理器输出的数据。

其中，第一处理器和第二处理器可以分别通过数据总线与FPGA连接。

FPGA向第二处理器写入中断信号后，第二处理器进入中断程序，从FPGA的共享数据块中读取其接收到的第一处理器输出的数据。