[发明专利]一种处理器间的数据通信方法及FPGA设备无效
| 申请号： | 201210534967.9 | 申请日： | 2012-12-12 |
| 公开（公告）号： | CN103034613A | 公开（公告）日： | 2013-04-10 |
| 发明（设计）人： | 董光府;郭彩霞;文小龙;张应榜 | 申请（专利权）人： | 深圳市华力特电气股份有限公司 |
| 主分类号： | G06F15/163 | 分类号： | G06F15/163 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 王宝筠 |
| 地址： | 518110 广东省深*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 处理器 数据通信 方法 fpga 设备 | ||
1.一种处理器间的数据通信方法，其特征在于，包括：
现场可编程门阵列(FPGA，Field-Programmable Gate Array)读取第一处理器中输出的数据；
所述FPGA向第二处理器写入中断信号，使得所述第二处理器从FPGA中读取其接收到的所述第一处理器输出的数据。
2.根据权利要求1所述的处理器间的数据通信方法，其特征在于，
所述第一处理器为精简指令集架构的处理器(Power PC，PerformanceOptimization With Enhanced RISC-Performance Computing)或数字信号处理(DSP，Digital Signal Processing)；
所述第二处理器为Power PC或DSP。
3.根据权利要求1或2所述的处理器间的数据通信方法，其特征在于，所述FPGA向第二处理器写入中断信号之前包括：
接收所述第一处理器发送的标识，所述标识用于触发所述FPGA向第二处理器写入中断信号。
4.根据权利要求3所述的处理器间的数据通信方法，其特征在于，所述接收所述第一处理器发送的标识包括：
所述FPGA的共享数据块读取所述第一处理器发送的标识，所述标识为0x55AA。
5.根据权利要求3所述的处理器间的数据通信方法，其特征在于，所述FPGA读取第一处理器中输出的数据包括：
FPGA的共享数据块读取所述第一处理器输出的数据。
6.根据权利要求5所述的处理器间的数据通信方法，其特征在于，所述第二处理器从FPGA中读取其接收到的所述第一处理器输出的数据包括：
第二处理器从FPGA中的共享数据块中读取所述FPGA中读取到的所述第一处理器输出的数据。
7.一种FPGA设备，其特征在于，包括：
读取单元，用于读取第一处理器中输出的数据；
写入单元，用于向第二处理器写入中断信号，使得所述第二处理器从FPGA中读取其接收到的所述第一处理器输出的数据。
8.根据权利要求7所述的FPGA设备，其特征在于，还包括：
接收单元，用于接收所述第一处理器发送的标识，所述标识用于触发所述写入单元向第二处理器写入中断信号。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市华力特电气股份有限公司，未经深圳市华力特电气股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210534967.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：富文本内容的处理方法和服务器
- 下一篇：板式酒格
