[发明专利]新型金属/多晶硅栅极沟槽功率MOSFET

说明书

技术领域

本发明涉及半导体技术领域，更具体地，涉及一种新型金属/多晶硅栅极沟槽功率MOSFET。

背景技术

功率MOSFET是设计成处理高电压电平的MOS(金属氧化物半导体)晶体管器件。它们广泛使用于多种便携式电子器件中被用于例如电压转换的应用。通常，功率MOSFET包括垂直扩散MOS(VDMOS)结构。在垂直扩散MOS结构中，源极和漏极沿垂直轴线设置，使得当所述晶体管导通时电流垂直流经所述器件。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种晶体管器件，包括：

半导体衬底，包括具有源电极和漏电极的晶体管器件；以及

混成栅电极，设置在延伸进所述半导体衬底的沟槽内并且被配置成控制所述源电极和所述漏电极之间的电流垂直流动，其中，所述混成栅电极包括多个嵌套区，并且所述多个嵌套区中的一个或者多个包括低阻金属。

在可选实施例中，所述低阻金属包括钨(W)、钛(Ti)、钴(Co)、铝(Al)或者铜(Cu)。

在可选实施例中，所述低阻金属包括非耐火金属。

在可选实施例中，所述多个嵌套区包括：包括所述低阻金属的内部区域；包括多晶硅材料的外部区域；以及，势垒区，设置在所述内部区域和所述外部区域之间并且包括被配置成在所述低阻金属和所述多晶硅材料之间提供良好导电性的势垒层。

在可选实施例中，所述低阻金属包括比所述多晶硅材料的电阻小的电阻。

在可选实施例中，所述势垒层包括钴(Co)、钽(Ta)、氮化钽(TaN)、氮化钨(WN)、氮化钛(TiN)或钛钨(TW)。

在可选实施例中，所述势垒层的内表面在两侧或多侧邻接所述低阻金属；以及，所述势垒层的外表面在两侧或多侧邻接所述多晶硅材料。

在可选实施例中，所述晶体管器件进一步包括：设置在所述半导体衬底内的一个或多个横向MOSFET器件，所述一个或多个横向MOSFET器件包括具有堆叠结构的栅电极，所述堆叠结构包括所述多晶硅、所述势垒层和所述低阻金属。

在可选实施例中，所述晶体管器件进一步包括：半导体基体；外延层，设置在所述半导体基体上，其中，所述半导体衬底包括所述半导体基体和所述外延层；以及，场板，设置在所述栅电极和所述漏电极之间并且被配置成影响包括所述外延层的漏极区内的沟道特性。

根据本发明的另一个方面，还提供了一种功率MOSFET器件，包括：

半导体基体；

外延层，设置在所述述半导体基体上并且包括从与所述半导体基体相对的所述外延层的顶面延伸进所述外延层的沟槽；以及

混成栅电极，设置在所述沟槽内并且被配置成控制所述源电极和所述漏电极之间的电流流动，其中，所述混成栅电极包括具有多晶硅材料的外部区域、嵌套在所述多晶硅内的势垒层以及嵌套在所述势垒层内的低阻金属，所述低阻金属具有比所述多晶硅材料的电阻小的电阻。

在可选实施例中，所述功率MOSFET器件进一步包括：设置在所述栅电极和所述漏电极之间并且被配置成影响包括所述外延层的漏极区内的沟道特性的场板。

在可选实施例中，所述势垒层的内表面在两侧或多侧邻接所述低阻金属；并且，所述势垒层的外表面在两侧或多侧邻接所述多晶硅材料。

在可选实施例中，所述低阻金属包括钨(W)、钛(Ti)、钴(Co)、铝(Al)或者铜(Cu)。

在可选实施例中，所述势垒层包括钴(Co)、钽(Ta)、氮化钽(TaN)、氮化钨(WN)、氮化钛(TiN)或钛钨(TW)。

根据本发明的又一个方面，还提供了一种形成功率MOSFET器件的方法，包括：

提供具有外延层的半导体衬底；

选择性蚀刻所述外延层以形成延伸进所述外延层的沟槽；以及

在所述沟槽内形成混成栅电极，所述混成栅电极被配置成控制从源电极至漏电极的电流流动，其中，所述混成栅电极包括具有不同材料的多个嵌套区，所述多个嵌套区的一个或者多个包括具有比多晶硅材料的电阻小的电阻的低阻金属。

在可选实施例中，所述低阻金属包括钨(W)、钛(Ti)、钴(Co)、铝(Al)或者铜(Cu)。

在可选实施例中，所述方法进一步包括：所述势垒层的内表面在两侧或多侧邻接所述低阻金属；以及，所述势垒层的外表面在两侧或多侧邻接所述多晶硅材料。