[发明专利]新型金属/多晶硅栅极沟槽功率MOSFET

权利要求书

1.一种晶体管器件，包括：

半导体衬底，包括具有源电极和漏电极的晶体管器件；以及

混成栅电极，设置在延伸进所述半导体衬底的沟槽内并且被配置成控制所述源电极和所述漏电极之间的电流垂直流动，其中，所述混成栅电极包括多个嵌套区，并且所述多个嵌套区中的一个或者多个包括低阻金属。

2.根据权利要求1所述的晶体管器件，其中，所述低阻金属包括钨(W)、钛(Ti)、钴(Co)、铝(Al)或者铜(Cu)。

3.根据权利要求1所述的晶体管器件，其中，所述低阻金属包括非耐火金属。

4.根据权利要求1所述的晶体管器件，其中，所述多个嵌套区包括：

包括所述低阻金属的内部区域；

包括多晶硅材料的外部区域；以及

势垒区，设置在所述内部区域和所述外部区域之间并且包括被配置成在所述低阻金属和所述多晶硅材料之间提供良好导电性的势垒层。

5.根据权利要求1所述的晶体管器件，进一步包括：

半导体基体；

外延层，设置在所述半导体基体上，其中，所述半导体衬底包括所述半导体基体和所述外延层；以及

场板，设置在所述栅电极和所述漏电极之间并且被配置成影响包括所述外延层的漏极区内的沟道特性。

6.一种功率MOSFET器件，包括：

半导体基体；

外延层，设置在所述述半导体基体上并且包括从与所述半导体基体相对的所述外延层的顶面延伸进所述外延层的沟槽；以及

混成栅电极，设置在所述沟槽内并且被配置成控制所述源电极和所述漏电极之间的电流流动，其中，所述混成栅电极包括具有多晶硅材料的外部区域、嵌套在所述多晶硅内的势垒层以及嵌套在所述势垒层内的低阻金属，所述低阻金属具有比所述多晶硅材料的电阻小的电阻。

7.根据权利要求6所述的功率MOSFET器件，进一步包括：

设置在所述栅电极和所述漏电极之间并且被配置成影响包括所述外延层的漏极区内的沟道特性的场板。

8.一种形成功率MOSFET器件的方法，包括：

提供具有外延层的半导体衬底；

选择性蚀刻所述外延层以形成延伸进所述外延层的沟槽；以及

在所述沟槽内形成混成栅电极，所述混成栅电极被配置成控制从源电极至漏电极的电流流动，其中，所述混成栅电极包括具有不同材料的多个嵌套区，所述多个嵌套区的一个或者多个包括具有比多晶硅材料的电阻小的电阻的低阻金属。

9.根据权利要求8所述的方法，其中，所述低阻金属包括钨(W)、钛(Ti)、钴(Co)、铝(Al)或者铜(Cu)。

10.根据权利要求8所述的方法，进一步包括：

所述势垒层的内表面在两侧或多侧邻接所述低阻金属；以及

所述势垒层的外表面在两侧或多侧邻接所述多晶硅材料。