[发明专利]基于FPGA平台的原始图像数据降噪系统及降噪方法

说明书

技术领域

本发明涉及视频图像处理的技术领域，具体说是一种基于FPGA平台的原始图像数据降噪系统及降噪方法。

背景技术

在图像传感器采集图像信号过程中混入的噪声主要是高斯噪声和椒盐噪声，其中高斯噪声成高斯分布，主要由阻性元器件内部产生，而椒盐噪声主要是图像切割引起的黑图像上的白点噪声或光电转换过程中产生泊松噪声。视频图像降噪的主要目标是滤除其中的噪声,同时尽可能保持好细节信息,并要求在降噪后的视频图像中减少由于滤波引入的视觉降质。

视频图像降噪技术不但能够滤除视频图像中的噪声、提高视频图像主观视觉质量,而且对于压缩编码、目标识别与跟踪、帧频提升等后续处理任务有重要意义。现行的视频图像降噪算法可以分为两类:早期的像素域降噪算法和近年来的转换域降噪算法。

根据滤波器的滤波范围,像素域降噪算法可以划分为时域滤波算法和空时滤波算法。时域滤波算法利用视频图像时域上的相关性以抑制噪声,通常基于运动估计/运动补偿方法获取时域预测;而空时滤波算法则是利用视频图像三维空间中的空时相关性滤除噪声。像素域降噪算法的主要缺点就是在降噪后的视频图像中容易引入时域降质、过平滑等空域降质,到目前为止还没有一种适合多种噪声级别的降噪算法。另外,像素域降噪算法中多采用运动估计获取时域上的相关信息,但噪声的存在容易影响运动估计的准确度,从而降低降噪性能。

发明内容

本发明要解决的技术问题是提供一种基于FPGA平台的原始图像数据降噪系统及降噪方法。

本发明为解决公知技术中存在的技术问题所采取的技术方案是:

本发明的基于FPGA平台的原始图像数据降噪系统，其特征在于,包括：模板生成模块、均值滤波模块、数据分析选择模块和数据输出模块，上述各模块顺序相连接；模板生成模块中设置5个FIFO存储器，分别为FIFO1、FIFO2、FIFO3、FIFO4和FIFO5；均值滤波模块对原始图像数据、噪声方差进行均值滤波处理，其输出结果作为数据分析选择模块的输入；数据分析选择模块连接在均值滤波模块和数据输出模块之间。

本发明的基于FPGA平台的原始图像数据降噪方法，包括以下步骤：

A、视频图像数据输入到模板生成模块，使用1×5的邻域模板对视频图像的行数据进行处理，分别对奇数行视频图像数据和偶数行视频图像数据进行处理，将处理结果缓存到5个FIFO，每个FIFO可以缓存一行数据，当第5行数据到来时，5个FIFO恰好都缓存了一行数据，FIFO1中缓存了第1行数据，FIFO2中缓存了第2行数据，FIFO3缓存了第3行数据，FIFO4缓存了第4行数据，FIFO5中缓存了第5行数据，根据输入噪声的幅度大小计算相应的噪声方差；

B、通过均值滤波模块对模板生成模块产生的5行原始视频图像数据和噪声方差进行均值滤波处理，计算原始视频图像数据在1、1×2、3×4三类步长下的均值，以及各自对应的噪声方差均值，将结果输出至数据分析选择模块；

C、：根据视频图像数据和对应噪声在不同步长下的值计算出每个步长下图像信号的范围，依据该范围来选择选择最优的步长；

D、通过数据输出模块输出数据。

本发明具有的优点和积极效果是:

本发明的基于FPGA平台的原始图像数据降噪系统及降噪方法中，采用均值滤波器来滤除噪声，计算不同步长下的均值，通过分析噪声信息，自适应选择最优步长的均值滤波结果。本发明应用于实时视频原始数据的降噪，具有实现复杂度低、降噪性能好的特点。

附图说明

图1是本发明的基于FPGA平台的原始图像数据降噪系统的示意图。

具体实施方式

以下参照附图及实施例对本发明进行详细的说明。

图1是本发明的基于FPGA平台的原始图像数据降噪系统的示意图。

如图1所示，本发明的基于FPGA平台的原始图像数据降噪系统，其特征在于,包括：模板生成模块、均值滤波模块、数据分析选择模块和数据输出模块，上述各模块顺序相连接；模板生成模块中设置5个FIFO存储器，分别为FIFO1、FIFO2、FIFO3、FIFO4和FIFO5；均值滤波模块对原始图像数据、噪声方差进行均值滤波处理，其输出结果作为数据分析选择模块的输入；数据分析选择模块连接在均值滤波模块和数据输出模块之间。

均值滤波器的基本原理为：使用某点A空间上相邻近的点的均值代替A的原值。本发明中采用了不同步长的均值滤波器，分别为1、1×2、3×4，使用这三类步长，能有效的实现降噪的初步计算。