[发明专利]基于FPGA平台的原始图像数据降噪系统及降噪方法

权利要求书

1.一种基于FPGA平台的原始图像数据降噪系统，其特征在于,包括：模板生成模块、均值滤波模块、数据分析选择模块和数据输出模块，上述各模块顺序相连接；模板生成模块中设置5个FIFO存储器，分别为FIFO1、FIFO2、FIFO3、FIFO4和FIFO5；均值滤波模块对原始图像数据、噪声方差进行均值滤波处理，其输出结果作为数据分析选择模块的输入；数据分析选择模块连接在均值滤波模块和数据输出模块之间。

2.一种基于权利要求1所述的基于FPGA平台的原始图像数据降噪系统的原始数据降噪方法，包括以下步骤：

A、视频图像数据输入到模板生成模块，使用1×5的邻域模板对视频图像的行数据进行处理，分别对奇数行视频图像数据和偶数行视频图像数据进行处理，将处理结果缓存到5个FIFO，每个FIFO可以缓存一行数据，当第5行数据到来时，5个FIFO恰好都缓存了一行数据，FIFO1中缓存了第1行数据，FIFO2中缓存了第2行数据，FIFO3缓存了第3行数据，FIFO4缓存了第4行数据，FIFO5中缓存了第5行数据，根据输入噪声的幅度大小计算相应的噪声方差；

B、通过均值滤波模块对模板生成模块产生的5行原始视频图像数据和噪声方差进行均值滤波处理，计算原始视频图像数据在1、1×2、3×4三类步长下的均值，以及各自对应的噪声方差均值，将结果输出至数据分析选择模块；

C、：根据视频图像数据和对应噪声在不同步长下的值计算出每个步长下图像信号的范围，依据该范围来选择选择最优的步长；

D、通过数据输出模块输出数据。