[发明专利]用于高电压静电放电防护的双向双极型结晶体管

说明书

技术领域

本发明的实施例一般地有关于半导体装置，且更特别地有关于用于高电压静电放电(ESD)防护的一双向双极型结晶体管(BJT)。

背景技术

实际上在电子装置制造的全部方面中，目前存在着朝缩小装置尺寸继续前进的驱动力。当较小和较大的两种装置实质上具有等效的能力时，较小的电子装置对比于较大的、较笨重的装置趋向于较受欢迎。于是，能够制造较小的元件明显地将趋向便利于结合那些元件的较小装置的生产。然而，许多现代的电子装置需要电子电路来执行启动功能(例如，开关装置)和数据处理或其它决策做出功能。用于这些双重功能的低电压互补金属氧化物半导体(CMOS)技术的使用或许不总是实际的。因此，高电压(或高功率)装置也已经被发展来操纵低电压操作不是实际的许多应用。

典型的高电压装置的静电放电(ESD)性能经常取决于对应装置的总宽度和表面或横向标尺(Lateral rule)。因此，ESD性能对于较小的装置典型地可以是较有决定性的。典型地，高电压装置具有包含一低接通状态电阻(Rdson)、一高崩溃电压和一低保持电压的特性。该低接通状态电阻可以趋向在一ESD事件期间造成更加可能地集中在一装置的表面或漏极边缘上的一ESD电流。高电流和高电场可以在这样装置的一表面结区域引起物理破坏。基于用于一低接通状态电阻的该典型需求，该表面或横向标尺很可能地无法被增加。因此，ESD防护可以是一挑战。

高电压装置的该高崩溃电压的特性典型地意指：该崩溃电压是高于该操作电压，且该触发电压(Vt1)是高于该崩溃电压。于是，在一ESD事件期间，在该高电压装置为了ESD防护而接通之前，该高电压装置的内部电路可以是在损坏的风险上。高电压装置的该低保持电压的特性也暴露可能性：与一电力接通峰值电压或一突波电压相关的无用噪声可以被触发，或者：在正常操作期间一闩锁效应可以发生。由于电场分布可以是敏感于路由的事实，高电压装置也可以经历一场板效应，从而使ESD电流可以在一ESD事件期间很可能地集中在该表面或漏极边缘。

为了改良关于ESD事件的高电压装置的性能，已被实施的一技术涉及掩膜和其它工艺的额外使用来在双极型结晶体管(BJT)元件内建立一较大型的二极管及/或增加用于MOS晶体管的该表面或横向标尺。硅控整流器(SCRs)也已经被发展来在ESD事件期间保护电路。然而，在硅控整流器的该低保持电压表示它们可以在ESD事件期间适当执行时，这个特性也在正常操作期间增加闩锁效应的发生。

特别地，电动机驱动器电路可以使用电流解决方法而麻烦于防护以免于ESD事件。这是因为当一电动机被关断时，它可以继续旋转一会儿，因而按照反馈一高负电压的一电感器而动作。如果该电动机驱动器电路要包含一PMOS，则该PMOS的寄生顺向偏压二极管可以被这负反馈电压所接通，因而潜在地引起闩锁效应及/或其它不规则的电路操作。

于是，所欲的可以是发展一改良的结构以提供ESD防护，且特别地以提供双向ESD防护。

发明内容

因此，一些示范实施例着眼于用于高电压静电放电(ESD)防护的一双向双极型结晶体管(BJT)。在一些情况中，该ESD防护可以至少部分地基于对于可以涉及一外延工艺的一双极型互补金属氧化物半导体(BiCMOS)扩散金属氧化物半导体(DMOS)工艺(BCD工艺)的修改而被提供。

在一示范的实施例中，一种双向BJT被提供(如使用于此处的「示范的」表示「作为一示范、实例或例证」)。该双向BJT可以包含一p型衬底、一N+掺杂埋层、一N型阱区、和两个P型阱区。该N+掺杂埋层可以邻近于该衬底而被设置。该N型阱区可以邻近于该N+掺杂埋层且围绕该第一和该第二P型阱区而被设置，从而使该N型阱区的一部分被安插于该第一和该第二P型阱区之间。该多个P型阱区可以邻近于该N+掺杂埋层而被设置，且其每个P型阱区可以各自地包含一或更多的N+掺杂板和一或更多的P+掺杂板。多个场氧化物(FOX)薄膜可以邻近于该N型阱区而被设置，且一或更多的场板可以邻近于该多个FOX部分而被设置。

根据一进一步的实施例，该第一P型阱可以包含第一和第二N+掺杂板，且一第一P+掺杂板可以被安插于该第一和该第二N+掺杂板之间，且邻近于该第一和该第二N+掺杂板。该第二P型阱可以包含第三和第四N+掺杂板，且一第二P+掺杂板可以被安插于该第三和该第四N+掺杂板之间，且邻近于该第三和该第四N+掺杂板。