[发明专利]一种横向高压功率半导体器件

说明书

技术领域

本发明属于功率半导体器件技术领域，涉及一种横向高压功率半导体器件。

背景技术

横向高压功率半导体器件是高压功率集成电路发展必不可少的部分，高压功率器件要求具有高的击穿电压，低的导通电阻和低的开关损耗。横向高压功率器件实现高的击穿电压，要求其用于承担耐压的漂移区具有长的尺寸和低的掺杂浓度，但为了满足器件低导通电阻，又要求作为电流通道的漂移区具有高的掺杂浓度。在功率MOS器件设计中，击穿电压BV（Breakdown Voltage）与比导通电阻R_on,sp的关系很严峻：R_on，sp ∝BV^2.5，这一矛盾关系限制了该类器件在高压大电流领域的应用。为了解决这对矛盾，陈星弼院士在其1998年的美国专利中提出了一种新型功率MOS器件——CoolMOS，并很快走向市场。CoolMOS器件采用交替的P、N条结构代替传统功率MOS器件中低掺杂漂移区层作电压支持层（耐压层）。当器件加反向偏置电压时，P、N条相互耗尽，承受器件耐压。由于P条和N条的掺杂浓度高于传统结构的漂移区浓度，使得其正向导通电阻大大降低，从而改善导通电阻与器件耐压之间的矛盾。然而，传统的横向超结结构的P条和N条是沿器件横向方向放置，与纵向超结结构相比，器件版图面积较大，进而增加了制造成本。

发明内容

为解决上述现有技术中所存在的问题，本发明提出了一种新型的横向高压功率半导体器件，该器件包括元胞结构和终端结构。一方面，N型漂移区中引入P型掺杂条构成纵向超结漂移区结构，打破传统硅极限，缓解器件耐压和导通电阻之间的矛盾关系，并减小器件版图面积；另一方面，超结漂移区结构掺杂浓度较高，为开路电流提供低阻通路，从而降低导通电阻；再一方面，关态时，高浓度的P型掺杂条和N型掺杂条在漂移区引入两个新的电场尖峰，使漂移区电势在源端和漏端的分布类似纵向超结结构的电势分布，同时，N型掺杂条和P型掺杂条产生的额外电场，增强了介质槽电场，从而提高器件耐压；最后，该器件可集成单个或多个元胞，多个元胞共用同一个终端结构，大大减小版图面积，降低工艺成本。

本发明技术方案为：

一种横向高压功率半导体器件，如图2所示，包括至少一个或一个以上的纵向超结元胞结构61和终端结构62；多个纵向超结元胞结构61沿器件横向或宽度方向紧密堆积在一起，形成整体纵向超结元胞结构；所述终端结构62位于整体元胞结构的外侧或外围。

所述纵向超结元胞结构61包括位于P型衬底1表面的N型漂移区31，位于N型漂移区31顶部一侧的P型体区41，P型体区41中具有分别与位于器件表面源极金属52相连的P⁺源极接触区42和N⁺源极接触区32；P型体区41下方的N型漂移区31中具有P型掺杂条43，P型掺杂条43与旁边的N型漂移区31形成超结结构，超结结构与超结结构下方的N型漂移区31构成具有部分超结结构的漂移区；栅极结构由栅氧化层23和多晶硅栅电极51构成，其中栅氧化层23与N型漂移区31和P型体区41相接触，多晶硅栅电极51与源极金属52之间通过介质层22相互隔离。

所述终端结构62，包括N型漂移区31、N型掺杂条34、N型重掺杂漏极接触区33和介质槽2；终端结构62中N型漂移区31的顶部一侧是与漏极金属53相连的N型重掺杂漏极接触区33，N型掺杂条34位于N型重掺杂漏极接触区33下方的N型漂移区31中，且与N型重掺杂漏极接触区33相接触；介质槽2位于N型掺杂条34和所述纵向超结元胞结构61的P型掺杂条43之间，介质槽2和N型掺杂条34下方保留部分N型漂移区31作为电流通道，漏极金属53和源极金属52之间通过介质层22相互隔离。

本发明提供的横向高压功率半导体器件包括纵向超结元胞结构61和终端结构62。在纵向元胞结构61的N型漂移区31中引入P型掺杂条43，与N型漂移区31形成纵向超结结构。终端结构62中引入的N型掺杂条34与N型漂移区31形成N⁺N结，N型掺杂条34的浓度较高，为开态电流提供低阻通道，从而降低导通电阻。器件的横向耐压主要由终端结构62中的介质槽2承受，采用介质槽2耐压可以减小版图面积，降低工艺成本。本发明提供的横向高压功率半导体器件可以采用平面栅、槽栅或V型栅等结构，应用灵活。器件可集成单个或多个纵向超结元胞结构61，多个元胞可以共用同一个终端结构62，大大减小版图面积，进一步降低工艺成本。

本发明的工作原理可以描述如下：