[发明专利]一种射频LDMOS器件及其制造方法

说明书

技术领域

本申请涉及一种半导体器件，特别是涉及一种应用于射频领域的LDMOS器件。

背景技术

射频LDMOS（横向扩散MOS晶体管）器件是应用于射频基站和广播站的常用器件，其追求的性能指标包括高击穿电压、低导通电阻和低寄生电容等。

请参阅图1i，这是一种现有的射频LDMOS器件。以n型射频LDMOS器件为例，在p型重掺杂衬底1上具有p型轻掺杂外延层2。在外延层2中具有依次侧面接触的n型重掺杂源区8、p型沟道掺杂区7和n型漂移区3。所述漂移区3的掺杂浓度均匀。在漂移区3中具有n型重掺杂漏区7。在沟道掺杂区7和漂移区3之上依次具有栅氧化层4和多晶硅栅极5。在多晶硅栅极5的正上方、以及部分漂移区3的正上方具有氧化硅10。在部分氧化硅10的上方具有栅掩蔽层（G-shield）11。栅掩蔽层11至少要相隔氧化硅10而在部分的漂移区3的上方。下沉结构12从源区8表面向下穿透源区8、外延层2，并抵达到衬底1之中。

这种现有的射频LDMOS器件中，所述栅掩蔽层11是金属或n型重掺杂多晶硅，其RESURF（Reduced SURfsce Field，减小表面电场）效应能够有效地增加器件的击穿电压，同时有效地降低栅极和漏极之间的寄生电容。这样便可以适当增加漂移区3的掺杂浓度从而降低器件的导通电阻。

但漂移区3的掺杂浓度较高会带来器件的可靠性问题，特别是热载流子效应问题。主要原因是当漏端9加高压时，漂移区3的横向电场较强；多晶硅栅极5下方的漂移区3的掺杂浓度较高，因而横向电场更强，从而带来严重的热载流子注入效应。

发明内容

本申请所要解决的技术问题是提供一种射频LDMOS器件，在不影响击穿电压和寄生电容的前提下，该器件可以在获取低导通电阻的同时，降低热载流子效应。为此，本申请还要提供所述射频LDMOS器件的制造方法。

为解决上述技术问题，本申请射频LDMOS器件的沟道掺杂区与漂移区的侧面相接触，在沟道掺杂区与漂移区之上依次具有栅氧化层和栅极；所述漂移区在栅氧化层之下的那部分的掺杂浓度小于其余部分的掺杂浓度。

所述射频LDMOS器件的制造方法为：在栅氧化层的一侧形成沟道掺杂区时，采用倾斜角度的离子注入；该倾斜角度的离子注入在形成与漂移区的侧面相接触的沟道掺杂区的同时，将栅氧化层下方的那部分漂移区中的掺杂浓度进行了补偿（即向这部分漂移区中注入了相反类型杂质，以使这部分漂移区的掺杂浓度降低）。

本申请射频LDMOS器件由于将漂移区的掺杂浓度变得不均匀，而具有如下优点：

其一，只降低了很小一部分的漂移区的掺杂浓度，整个漂移区的掺杂浓度基本维持不变，从而维持了低导通电阻的特性。

其二，将现有的形成沟道掺杂区的离子注入工艺稍加改造，使其角度倾斜，离子注入能量覆盖漂移区的一端，便是本申请的器件制造工艺。无须新增工艺步骤，实施简便、成本低廉。

其三，倾斜角度的离子注入在降低漂移区的一端的掺杂浓度的同时，还显著减小了沟道电阻，随之带来的效应是：当漏端加高压时，多晶硅栅极下方的漂移区内横向电场强度减弱，从而改善热载流子效应，提高器件的可靠性。此外，沟道电阻的降低还同时增加了引起器件副阻效应的触发电压，减小发生闩锁效应的可能性。

附图说明

图1a～图1i是本申请射频LDMOS器件的制造方法一的各步骤示意图；

图2a、图2b是本申请射频LDMOS器件的制造方法二的部分步骤示意图。

图中附图标记说明：

1为衬底；2为外延层；3为漂移区；4为栅氧化层；5为多晶硅栅极；6为光刻胶；7为沟道掺杂区；8为源区；9为漏区；10为氧化硅；11为栅掩蔽层；12为下沉结构。

具体实施方式