[发明专利]非易失性存储器件及其制造方法和操作方法

说明书

相关申请的交叉引用

本申请要求2011年12月21日提交的申请号为10-2011-0139636的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体设计技术，且更具体而言，涉及一种非易失性存储器件、制造所述非易失性存储器件的方法以及操作所述非易失性存储器件的方法。

背景技术

即使关断电源，非易失性存储器件也能保留其中储存的数据。非易失性存储器件的每个存储器单元包括由控制栅控制的浮栅，并通过将电子聚集到浮栅中或从浮栅放电出电子来执行数据编程操作或数据擦除操作。

图1是说明现有的非易失性存储器件的电路图，且图2是描述用于编程图1中所示的非易失性存储器件的方法的时序图。

参见图1，现有的非易失性存储器件包括：多个存储串ST；位线BLe和BLo，所述位线BLe和BLo分别与存储串ST的一个端部耦接；以及源极线SL，所述源极线SL与存储串ST的另一个端部共同耦接。每个存储串ST包括串联耦接的漏极选择晶体管DST、多个存储器单元MC以及源极选择晶体管SST。

位线可以包括偶数位线BLe和奇数位线BLo。

漏极选择晶体管DST的栅极彼此延伸以形成漏极选择线DSL，且源极选择晶体管SST的栅极彼此延伸以形成源极选择线SSL。

每个存储器单元MC包括浮栅和控制栅的层叠结构。存储器单元MC的控制栅彼此延伸以形成字线WL。

可以基于页执行编程操作，所述编程操作是将数据储存在选中的存储器单元MC中的操作。具体地，可以彼此独立地执行偶数页编程操作和奇数页编程操作，所述偶数页编程操作用于对在与偶数位线BLe耦接的存储串ST的存储器单元MC之中的选中的存储器单元MC编程，所述奇数页编程操作用于对在与奇数位线BLo耦接的存储串ST之中选中的存储器单元MC编程。在执行偶数页编程操作的同时，与奇数位线BLo耦接的存储串ST被避免编程，而在执行奇数页编程操作的同时，与偶数位线BLe耦接的存储串ST被避免编程。

在下文中，将参照图2来详细地描述编程操作。出于描述目的，描述了如下情况：对与偶数位线BLe耦接的存储串ST编程，而不对与奇数位线BLo耦接的存储串ST编程。

参见图2，施加接地电压到偶数位线BLe作为位线编程电压，且施加约3.5V的电压到奇数位线BLo作为位线编程禁止电压（参见持续时间①）。

在施加位线编程电压和位线编程禁止电压的同时，通过将能施加到存储串ST的电压，例如约4V的电压施加到漏极选择线DSL，来执行位线预充电（参见持续时间②）。

随后，通过将编程电压V_PGM和通过电压V_PASS施加到选中的字线SEL_WL和其它未选中的字线UNSEL_WL，来对选中的存储器单元MC编程（参见持续时间④）。

当完成对选中的存储器单元MC的编程时，全部的字线WL、漏极选择线DSL以及位线返回初始状态（参见持续时间⑤）。

在完成位线预充电之后施加通过电压V_PASS之前，简言之，在持续时间②与持续时间④之间，将施加到漏极选择线DSL的电压减少到如下程度：可以将奇数位线BLo与存储串ST之间耦接基本切断，而维持偶数位线BLe与存储串ST之间的耦接。例如，可以将施加到漏极选择线DSL的电压减少到大约2V。这是为了通过切断奇数位线BLo与存储串ST之间的耦接并提高与奇数位线BLo耦接的存储串ST的沟道电压，来防止发生对与选中的字线SEL_WL耦接的奇数位线BLo的存储器单元MC编程这一编程干扰现象。

由于施加到漏极选择线DSL的电压的减少程度要同时满足如下两个条件：维持偶数位线BLe与存储串ST之间的耦接、以及切断奇数位线BLo与存储串ST之间的耦接，所以存在小的余量。当将施加到漏极选择线DSL的电压减少很多时，也切断偶数位线BLe与存储串ST之间的耦接，因而与偶数位线BLe耦接的存储串ST的沟道不能维持接地电压。因此，会不正确地执行编程操作。相反地，当不将施加到漏极选择线DSL的电压充分减少时，奇数位线BLo与存储串ST之间保持耦接，因而会发生编程干扰现象。这是因为一个偶数位线BLe和一个奇数位线BL共享一个漏极选择线DSL。

发明内容

本发明的一个实施例涉及一种可以保证编程操作的可靠性的非易失性存储器件，制造所述非易失性存储器件的方法以及操作所述非易失性存储器件的方法。