[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2012年2月3日向韩国知识产权局提交的申请号为10-2012-0011487的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的各个实施例总体而言涉及半导体器件及其制造方法，更具体而言，涉及包括双极晶体管、CMOS晶体管以及DMOS晶体管的半导体器件及其制造方法。

背景技术

包括双极晶体管（bipolar transistor）、互补金属氧化物半导体（complementary metal-oxide-semiconductor，CMOS）晶体管和双扩散金属氧化物半导体（double diffused metal-oxide-semiconductor，DMOS）晶体管的半导体器件可以被称作为BCDMOS器件。BCDMOS器件可以具有如下一些优点：由双极晶体管带来的高频率和高电压操作特性、由CMOS晶体管带来的低功耗和高集成密度以及由每个DMOS晶体管的漏极与源极之间的低导通电阻带来的良好的功率可控性。即，BCDMOS器件可以包括具有大的驱动电流的高功率电路和具有低功耗的逻辑电路。然而，BCDMOS器件的制造会需要复杂的工艺技术和大量的光学掩模。因而，会增加BCDMOS器件的制造成本。因此，仍需要多种用于形成BCDMOS器件的工艺技术来降低制造成本，并改善其性能。

已经持续研发了BCDMOS器件来满足构成逻辑电路的CMOS晶体管的高集成密度和构成高电压电路的DMOS晶体管的低导通电阻这两个要求。需要较窄和较深的隔离层来增加逻辑电路的集成密度。相比之下，需要具有场极板的较平缓且较浅的场氧化物层来减小DMOS晶体管例如，横向双扩散金属氧化物半导体（lateral double diffused metal-oxide-semiconductor，LDMOS）晶体管的导通电阻。在现有的电源管理集成电路（power management integrated circuit，PMIC）中所利用的逻辑电路可以具有较简单的配置。因而，现有的PMIC的工艺发展集中于LDMOS晶体管，而不是CMOS晶体管。即，已经研发了现有的BCDMOS器件来减小LDMOS晶体管的导通电阻。例如，可以广泛地利用具有较平缓倾斜的侧壁的浅沟槽来减小LDMOS晶体管的导通电阻。

随着PMIC的功能变得愈加复杂，逻辑电路所占据的面积逐渐增大。因而，当将前述隔离技术应用于制造供实现逻辑电路用的CMOS晶体管时，包括逻辑电路的BCDMOS器件的芯片尺寸会增大。因此，需要共同适用于CMOS晶体管和LDMOS晶体管的新工艺技术，以改善CMOS晶体管的集成密度和LDMOS晶体管的导通电阻。

发明内容

各个实施例涉及包括双极晶体管、CMOS晶体管以及LDMOS晶体管的半导体器件。

此外，各个实施例涉及制造包括双极晶体管、CMOS晶体管和LDMOS晶体管的半导体器件的方法。

根据各个实施例，一种半导体器件包括：半导体衬底，所述半导体衬底具有形成逻辑器件的逻辑区和形成高功率器件的高电压区；沟槽，所述沟槽在半导体衬底中；隔离层，所述隔离层在各个沟槽中；以及至少一个场绝缘层，所述至少一个场绝缘层被设置在高电压区中的半导体衬底的表面处。所述至少一个场绝缘层是硅局部氧化（local oxidation of silicon，LOCOS）层，所述LOCOS层包括延伸进入半导体衬底的第一部分和从半导体衬底的顶表面向上突出的第二部分。

在各个实施例中，场绝缘层的第一部分可以具有与场绝缘层的总厚度的约40%相对应的第一厚度，而场绝缘层的第二部分可以具有与场绝缘层的总厚度的约60%相对应的第二厚度。

在各个实施例中，每个隔离层可以包括高密度等离子体（high density plasma，HDP）氧化物层、旋涂玻璃（spin-on-glass，SOG）层或正硅酸乙酯硅酸盐（tetra-ethyl-ortho-silicate，TEOS）层。

在各个实施例中，逻辑器件可以包括CMOS晶体管和双极晶体管，并且高功率器件可以包括漏极延伸MOS（drain extension MOS，DEMOS）晶体管和双扩散MOS（double diffused MOS，DMOS）晶体管。