[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

半导体衬底，所述半导体衬底包括形成逻辑器件的逻辑区和形成高功率器件的高电压区；

沟槽，所述沟槽在所述半导体衬底中；

隔离层，所述隔离层在相应沟槽中；以及

至少一个场绝缘层，所述至少一个场绝缘层被设置在所述高电压区中的所述半导体衬底的表面处，

其中，所述至少一个场绝缘层是包括第一部分和第二部分的硅局部氧化层，所述第一部分延伸进入所述半导体衬底中，所述第二部分从所述半导体衬底的顶表面向上突出，

其中，所述场绝缘层的第一部分具有与所述场绝缘层的总厚度的40％相对应的第一厚度，以及

其中，所述场绝缘层的第二部分具有与所述场绝缘层的总厚度的60％相对应的第二厚度。

2.如权利要求1所述的半导体器件，其中，所述隔离层中的每个隔离层包括高密度等离子体氧化物层、旋涂玻璃层或正硅酸乙酯硅酸盐层。

3.如权利要求1所述的半导体器件：

其中，所述逻辑器件包括CMOS晶体管和双极晶体管；以及

其中，所述高功率器件包括漏极延伸MOS晶体管即DEMOS晶体管、和双扩散MOS晶体管即DMOS晶体管。

4.如权利要求3所述的半导体器件：

其中，所述至少一个场绝缘层被设置在形成于所述半导体衬底中的第一导电类型的漂移区的表面处；以及

其中，所述DMOS晶体管包括：

第二导电类型的本体区，所述第二导电类型的本体区被设置在所述半导体衬底中与所述漂移区间隔开；

第一导电类型的源极，所述第一导电类型的源极被设置在所述本体区中；

第一导电类型的漏极，所述第一导电类型的漏极被设置在所述漂移区中与所述场绝缘层的端部相邻；以及

栅图案，所述栅图案被设置成与所述本体区重叠，并且延伸到所述场绝缘层上。

5.如权利要求4所述的半导体器件，其中，所述本体区是p型本体区。

6.如权利要求3所述的半导体器件：

其中，所述至少一个场绝缘层被设置在形成于所述半导体衬底中的第一导电类型的第一阱的表面；以及

其中，所述DEMOS晶体管包括：

第二导电类型的第二阱，所述第二导电类型的第二阱被设置在所述半导体衬底中以包围所述第一阱的侧壁；

栅图案，所述栅图案被设置成与所述第二阱重叠，并且延伸到所述场绝缘层上；

源极，所述源极被设置在所述第二阱中与所述栅图案的端部相邻；以及

漏极，所述漏极被设置在所述第一阱中以与所述场绝缘层的端部相邻，所述漏极与所述源极相对置。

7.一种制造半导体器件的方法，所述方法包括以下步骤：

在包括形成逻辑器件的逻辑区和形成高功率器件的高电压区的半导体衬底上形成沟槽隔离掩模；

在由所述沟槽隔离掩模暴露出的半导体衬底中形成沟槽隔离层；

将所述沟槽隔离掩模图案化以形成暴露出所述半导体衬底的至少一部分的场掩模图案；

将包括所述场掩模图案的衬底退火并氧化，以使所述隔离层致密，并且在暴露出的半导体衬底的表面处形成所述高功率器件的至少一个场绝缘层；

去除所述场掩模图案；

在所述半导体衬底中形成第一导电类型的第一阱和第二导电类型的第二阱；以及

在包括所述第一阱和所述第二阱的衬底上形成所述逻辑器件和所述高功率器件的栅图案。

8.如权利要求7所述的方法，其中，所述沟槽隔离层包括高密度等离子体HDP氧化物层、旋涂玻璃层或正硅酸乙酯硅酸盐层。

9.如权利要求7所述的方法，其中，形成所述沟槽隔离掩模的步骤包括以下步骤：

在所述半导体衬底上形成衬垫氧化物层；

在所述衬垫氧化物层上形成氮化物层；以及

将所述氮化物层和所述衬垫氧化物层图案化以暴露出所述半导体衬底的部分。

10.如权利要求7所述的方法，其中，形成所述沟槽隔离层的步骤包括以下步骤：

利用所述沟槽隔离掩模作为刻蚀掩模来刻蚀所述半导体衬底以形成沟槽；

在所述沟槽隔离掩模上和在所述沟槽中形成绝缘层；以及

将所述绝缘层平坦化。