[发明专利]耐高电压行驱动器

说明书

技术领域

本公开涉及存储器行驱动器，并且特别是涉及非易失性存储器高电压行驱动器。

背景技术

可编程非易失性存储器（NVM）在许多应用中是有用的，因为即使从存储器移除电力，它们仍然保留所存储的信息。有许多不同类型的可编程非易失性存储器，包括但不局限于可编程只读存储器（PROM）、电可擦除ROM（EEPROM）和闪存。这些存储器类型具有若干电荷存储方法，包括但不局限于将电荷置于浮栅或者硅-氧化物-氮化物-氧化物-硅（SONOS）存储材料或者节点上。

与其它类型的存储器一样，可编程NVM通常被构造为布置在行和列中的位单元的阵列。对于可编程NVM，高电压信号用于擦除数据和将数据写到非易失性存储器的存储单元。这些高电压信号包括在集成电路的正常电力供应范围外的电压。例如，用于较新器件的高电压信号包括高压电平VPOS和VNEG（例如，+4.7V和-3.6V），其对于编程模式和擦除模式被施加到SONOS器件。施加到SONOS器件的高电压信号是VPOS和VNEG的和，并且因此偏压可以在端子两端达到高达8.3V。

当对较小并且更快的器件的兴趣日益增大时，对SONOS器件按比例缩小的兴趣也日益增大。然而，在具有较厚的栅氧化层的器件上使用的上述高电压信号可能在具有较薄的栅氧化层的器件上引起应力。尽管可以使用额外的器件来减轻这种应力，但包括这样的器件可能增大成本并使电路制造复杂化。

发明内容

在一个实施方式中，本发明提供一种操作一电路以提供字线输出（WLS）的方法，包括：

将在第一偏压（VP1）处的第一栅电压（PG1）供应到提供所述输出（WLS）的第一晶体管的源极；

将所述第一偏压（VP1）提供到第二晶体管，并将第二偏压（VN1）和第二栅电压（NG1）提供到第三晶体管，所述第二晶体管串联耦合到所述第三晶体管，并与所述第一晶体管并联；

将第三偏压（VP2）和第三栅电压（PG2）提供到第四晶体管，并将第四偏压（VN2）和第四栅电压（NG2）提供到第五晶体管，所述第四晶体管串联耦合到所述第五晶体管，并且所述第四晶体管和所述第五晶体管耦合到所述第二晶体管的栅极；以及

将第五偏压（VN3）提供到将所述第三晶体管的第一n阱连接到所述第五晶体管的第二n阱的线。

在另一个实施方式中，本发明提供一种高电压行驱动器电路，包括：

第一晶体管，其被配置为接收第一栅电压（PG1）、被提供第一偏压（VP1）并提供输出（WLS）；

第一组两个晶体管，其包括第二晶体管和第三晶体管，所述第二晶体管与所述第一晶体管并联连接，并被配置为被提供所述第一偏压（VP1），而所述第三晶体管连接到所述第二晶体管，并被配置为被提供第二偏压（VN1）以及接收第二栅电压（NG1）；

第二组两个晶体管，其连接到所述第一组两个晶体管，并且包括连接到第五晶体管的第四晶体管，所述第四晶体管被配置为被提供第四偏压（VP2）并接收第三栅电压（PG2），而所述第五晶体管被配置为被提供第四偏压（VN2）并接收第四栅电压（NG2）；以及

将所述第三晶体管的第一n阱连接到所述第五晶体管的第二n阱的线，所述线被提供第五偏压（VN3）；

其中：

所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管中的一个或者多个包括延伸漏极器件。

在又一个实施方式中，本发明提供一种高电压行驱动器电路，包括：

第一晶体管，其被配置为接收第一栅电压，并具有第一源极和第一延伸漏极；

第一组两个晶体管，其连接到所述第一晶体管，并包括第二晶体管和第三晶体管，所述第二晶体管具有第二源极和第二延伸漏极，所述第三晶体管具有第三延伸漏极，所述第二晶体管的所述第二源极与所述第一晶体管的所述第一源极并联连接，所述第二晶体管的所述第二延伸漏极连接到所述第三晶体管的所述第三延伸漏极，所述第二晶体管被配置为由所述第一偏压所偏置，而所述第三晶体管被配置为由第二偏压所偏置并接收第二栅电压；以及

第二组两个晶体管，其连接到所述第一组两个晶体管，所述第二组两个晶体管包括第四晶体管和第五晶体管，所述第四晶体管具有第四延伸漏极，所述第五晶体管具有第五延伸漏极，所述第四晶体管的所述第四延伸漏极连接到所述第五晶体管的所述第五延伸漏极，所述第四晶体管被配置为由第四偏压所偏置并接收第三栅电压，而所述第五晶体管被配置为由第五偏压所偏置并接收第四栅电压；以及

其中：