[发明专利]耐高电压行驱动器

权利要求书

1.一种操作一电路以提供字线输出（WLS）的方法，包括：

将在第一偏压（VP1）处的第一栅电压（PG1）供应到提供所述输出（WLS）的第一晶体管的源极；

将所述第一偏压（VP1）提供到第二晶体管，并将第二偏压（VN1）和第二栅电压（NG1）提供到第三晶体管，所述第二晶体管串联耦合到所述第三晶体管，并与所述第一晶体管并联；

将第三偏压（VP2）和第三栅电压（PG2）提供到第四晶体管，并将第四偏压（VN2）和第四栅电压（NG2）提供到第五晶体管，所述第四晶体管串联耦合到所述第五晶体管，并且所述第四晶体管和所述第五晶体管耦合到所述第二晶体管的栅极；以及

将第五偏压（VN3）提供到将所述第三晶体管的第一n阱连接到所述第五晶体管的第二n阱的线。

2.根据权利要求1所述的方法，还包括给所述电路选择性地提供正电压（VPOS）、负电压（VNEG）、在VPOS和VNEG之间的一个或者多个偏压、电源电压（vpwr）和地电压（vgnd）。

3.根据权利要求2所述的方法，还包括在具有待选择和取消选择的行的选择的扇区中在擦除模式中操作所述电路，使得：

对于所述选择的扇区的选择的行，所述输出（WLS）被偏置到VNEG，而对于所述选择的扇区的取消选择的行，所述输出（WLS）被偏置到VPOS；

对于所述选择的行，所述第一栅电压（PG1）被偏置到VPOS，而对于所述取消选择的行，所述第一栅电压（PG1）被偏置到vpwr；

对于所述选择的行，所述第二栅电压（NG1）被偏置到0，而对于所述取消选择的行，所述第二栅电压（NG1）被偏置到VNEG；

对于所述选择的行和所述取消选择的行，所述第三栅电压（PG2）被偏置到vpwr；

对于所述选择的行和所述取消选择的行，所述第四栅电压（NG2）被偏置到0；

对于所述选择的行和所述取消选择的行，所述第一偏压（VP1）和所述第三偏压（VP2）被偏置到VPOS；

对于所述选择的行和所述取消选择的行，所述第二偏压（VN1）和所述第五偏压（VN3）被偏置到VNEG；以及

对于所述选择的行和所述取消选择的行，所述第四偏压（VN2）被偏置到0。

4.根据权利要求3所述的方法，还包括对于取消选择的扇区在所述擦除模式中操作所述电路，使得：

所述输出（WLS）、所述第一偏压（VP1）、以及所述第三偏压（VP2）被偏置到vpwr；

所述第一栅电压（PG1）、所述第二栅电压（NG1）、所述第三栅电压（PG2）、所述第四栅电压（NG2）、所述第二偏压（VN1）、以及所述第四偏压（VN2）被偏置到0；以及

所述第五偏压（VN3）被偏置到VNEG。

5.根据权利要求2所述的方法，还包括在具有待选择和取消选择的行的选择的扇区中在编程模式中操作所述电路，使得：

对于选择的行，所述输出（WLS）被偏置到VPOS，而对于取消选择的行，所述输出（WLS）被偏置到VNEG；

对于所述选择的行，所述第一栅电压（PG1）被偏置到vpwr，而对于所述取消选择的行，所述第一栅电压（PG1）被偏置到VPOS；

对于所述选择的行，所述第二栅电压（NG1）被偏置到VNEG，而对于所述取消选择的行，所述第二栅电压（NG1）被偏置到0；

对于所述选择的行和所述取消选择的行，所述第三栅电压（PG2）被偏置到vpwr；

对于所述选择的行和所述取消选择的行，所述第四栅电压（NG2）被偏置到0；

对于所述选择的行和所述取消选择的行，所述第一偏压（VP1）和所述第三偏压（VP2）被偏置到VPOS；

对于所述选择的行和所述取消选择的行，所述第二偏压（VN1）和所述第五偏压（VN3）被偏置到VNEG；以及

对于所述选择的行和所述取消选择的行，所述第四偏压（VN2）被偏置到0。

6.根据权利要求5所述的方法，还包括对于取消选择的扇区在所述编程模式中操作，使得：

所述输出（WLS）、所述第三栅电压（PG2）、所述第四栅电压（NG2）、所述第二偏压（VN1）、所述第四偏压（VN2）、以及所述第五偏压（VN3）被偏置到0；以及

所述第一栅电压（PG1）、所述第二栅电压（NG1）、所述第一偏压（VP1）、以及所述第三偏压（VP2）被偏置到vpwr。