[发明专利]一种半导体结构及其制造方法

权利要求书

1.一种半导体结构的制造方法，该方法包括以下步骤：

(a)提供SOI衬底，在所述SOI衬底上形成栅极堆叠，在所述栅极堆叠的侧壁形成侧墙；

(b)在暴露的SOI衬底上形成多晶Si_1-xGe_x层；

(c)退火，在SOI衬底上的多晶Si_1-xGe_x层中形成源/漏区。

2.根据权利要求1所述的方法，步骤(b)中，形成所述多晶Si_1-xGe_x层的方法为等离子增强化学气相淀积(PECVD)、低压化学气相淀积(LPCVD)、快速热化学气相沉积(RTCVD)。

3.根据权利要求2所述的方法，其中所述多晶Si_1-xGe_x层的厚度为50nm～200nm，x的取值是0.2～0.7。

4.根据权利要求1所述的方法，其中步骤(b)中，通过原位掺杂或后续离子注入的方法，对所述多晶Si_1-xGe_x层进行掺杂。

5.根据权利要求4所述的方法，其中所述多晶Si_1-xGe_x的掺杂浓度为10¹⁸～2x10²⁰cm^-3，对于NMOS，所述多晶Si_1-xGe_x层的掺杂类型为N型；对于PMOS，所述多晶Si_1-xGe_x层的掺杂类型为P型。

6.根据权利要求1所述的方法，其中步骤(a)中，在形成侧墙之前或之后，还包括步骤：

以所述栅极堆叠为掩膜，形成源/漏延伸区。

7.一种半导体结构，该结构包括SOI衬底、栅极堆叠、侧墙、源/漏区，其中：

所述SOI衬底包括基底层、位于所述基底层之上的绝缘层以及位于所述绝缘层之上的器件层；

所述栅极堆叠位于所述SOI衬底之上；

所述侧墙位于所述栅极堆叠的侧壁上；

所述源/漏区形成于所述SOI衬底之上，位于所述栅极堆叠的两侧，其材料为多晶Si_1-xGe_x。

8.根据权利要求7所述的半导体结构，其中，所述多晶Si_1-xGe_x源/漏区的厚度为50nm～200nm，x的取值是0.2～0.7。

9.根据权利要求7所述的半导体结构，其中，所述多晶Si_1-xGe_x的掺杂浓度为10¹⁸～2x10²⁰cm^-3，对于NMOS，所述多晶Si_1-xGe_x层的掺杂类型为N型；对于PMOS，所述多晶Si_1-xGe_x层的掺杂类型为P型。

10.根据权利要求7所述的半导体结构，其中，还包括源/漏延伸区，所述源/漏延伸区嵌于所述SOI衬底的器件层中，夹于所述源/漏区和绝缘层之间。