[发明专利]半导体器件制造方法有效
申请号: | 201210484830.7 | 申请日: | 2012-11-25 |
公开(公告)号: | CN103839818B | 公开(公告)日: | 2018-01-02 |
发明(设计)人: | 殷华湘;朱慧珑;钟汇才 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 北京蓝智辉煌知识产权代理事务所(普通合伙)11345 | 代理人: | 陈红 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 制造 方法 | ||
1.一种半导体器件制造方法,包括:
在衬底上形成沿第一方向延伸的多个鳍片;
在鳍片上形成假栅极绝缘层和第一假栅极层;
在第一假栅极层上形成第二假栅极层,其中,第二假栅极层的掺杂剂量高于第一假栅极层和/或鳍片的掺杂剂量,以用于抑制第一和/或第二假栅极层的侧向外延生长;
图案化第二假栅极层、第一假栅极层、假栅极绝缘层,形成假栅极堆叠结构;
在假栅极堆叠结构沿第一方向的两侧形成栅极侧墙;
去除假栅极堆叠结构,形成栅极沟槽;
在栅极沟槽中形成栅极堆叠结构。
2.如权利要求1的方法,其中,在衬底上形成沿第一方向延伸的多个鳍片的步骤进一步包括:刻蚀衬底形成沿第一方向延伸的多个沟槽,沟槽之间的衬底剩余部分构成多个鳍片;在沟槽中填充绝缘材料构成浅沟槽隔离。
3.如权利要求1的方法,其中,第一假栅极层和/或第二假栅极层包括多晶硅、非晶硅、非晶锗、非晶碳、SiGe、Si:C及其组合。
4.如权利要求1的方法,其中,第二假栅极层的掺杂剂量大于等于1×1017/cm2。
5.如权利要求1的方法,其中,第二假栅极层的掺杂元素为硼、磷、砷、铟、锑及其组合。
6.如权利要求1的方法,其中,形成假栅极堆叠结构的步骤进一步包括:
在第二假栅极层上形成硬掩模层;
以硬掩模层为掩模,刻蚀第二、第一假栅极层和假栅极绝缘层,形成沿第二方向延伸的假栅极堆叠结构。
7.如权利要求1的方法,其中,形成栅极侧墙的同时,执行过刻蚀工艺,去除鳍片侧壁寄生的侧墙。
8.如权利要求1的方法,其中,形成栅极侧墙的同时,执行过刻蚀工艺,去除假栅极绝缘层,直至暴露鳍片。
9.如权利要求1的方法,其中,形成栅极侧墙之后,进一步包括:
以栅极侧墙为掩模,刻蚀鳍片,形成源漏沟槽;
在源漏沟槽中外延生长形成抬升源漏区。
10.如权利要求1的方法,其中,去除假栅极堆叠之后,进一步包括在栅极沟槽中形成界面层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210484830.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造