[发明专利]精细粒度电源门控

说明书

技术领域

本发明一般涉及集成电路存储器件，并且尤其是，涉及提供存储器件的精细粒度电源门控(power gating)。

背景技术

电源门控集成电路存储器件一般涉及减少在操作期间存储器件做好的泄漏功率。静态随机存取存储器（SRAM）是使用电源门控以减少泄漏功率的集成电路存储器件的一个例子。典型的SRAM器件包含各单个SRAM单元的阵列，每一个单个SRAM单元能够存储代表逻辑数据位（例如，“0”或“1”）的二进制电压值。电源门控SRAM器件一般必须暂时关断阵列中的没有使用的单元的块以减少集成电路的总泄漏功率。在存储器阵列中的SRAM单元的块的该暂时关断中，这些块通过接收足以保持数据的低电压供给而在低功率模式或电源门控模式下操作。当SRAM单元的块需要进行操作时，它们被激活以通过接收全电压供给而在全功率模式或活动模式下操作。这两种模式（即，活动模式和电源门控模式）在适当的时间并以适当的方式被切换，以在使对于性能的影响最小化的同时使功率性能最大化。以这种方式电源门控SRAM器件中的单元的块有利于通过对于在活动模式下不需要的选择性的块进行暂时切断电力而使泄漏功率最小化的目标。

发明内容

在一个实施例中，存在一种器件，所述器件包括存储器阵列，所述存储器阵列包含：沿行和列布置的多个单元，每一个都与存储器阵列的列连接的多个真实位线(true bit line)和多个互补位线(complementbit line)，每一个互补位线都与多个真实位线中的一个真实位线形成差动对并且与其处于相同的列中。所述器件还包括每一个都与存储器阵列的行连接的多个字线，和沿与多个字线平行的存储器阵列的水平维度设置的多个电源线。所述多个电源线中的每一个由存储器阵列中的相邻单元共享，其中，激活由多个字线中的一个字线选择的行的电源线处于全功率电压值，而激活与所选行相邻的行的电源线处于半功率电压条件。存储器阵列中的其它的行和列中的单元处于电源门控电压值。

在第二实施例中，存在一种电路，所述电路包括存储器阵列，所述存储器阵列包含沿行和列布置的多个单元、每一个都与存储器阵列的列连接的多个真实位线和多个互补位线，每一个互补位线都与多个真实位线中的一个真实位线形成差动对并且与其处于相同的列中。所述存储器阵列还包括每一个都与存储器阵列的行连接的多个字线，和沿与多个字线平行的存储器阵列的水平维度设置的多个电源线。所述多个电源线中的每一个由存储器阵列中的相邻单元共享。所述电路还包括控制给设置在存储器阵列中的多个电源线提供的电力供给的精细粒度电源门控器件。所述精细粒度电源门控器件向电源线供给全功率电压值以激活由多个字线中的一个字线选择的行，向电源线供给半功率电压以激活与所选行相邻的行，并且向与存储器阵列中的其它行相关的电源线供给电源门控电压值。

附图说明

图1示出根据本发明的一个实施例的存储器阵列的示意图，在存储器阵列中沿水平维度设置与阵列的各组块(bank)中的单元相关的电源线，而接地电力线沿着垂直维度设置；

图2示出根据本发明实施例的存储器阵列的示意图，在存储器阵列中以图1所示的方式配置的阵列的组块中的相邻单元并对其进行电源门控；

图3示出图示通过使用根据本发明的各种实施例中的一个描述的电源门控方法获得的存储器阵列的组块中的泄漏功率节省的示意图；

图4示出图示根据本发明的一个实施例的电源门控存储器阵列的单个行解码方案的示意图；

图5示出根据本发明的一个实施例的在图4所示的电源线的远端设置远端电源驱动器的电源线缓冲方案；

图6示出图示根据本发明的一个实施例的用于电源门控存储器阵列中的一对行的解码方案的示意图；和

图7是根据本发明的一个实施例的图6所示的电源线驱动器的电路级别图。

具体实施方式