[发明专利]基板的连接结构及其制法

说明书

技术领域

本发明涉及一种连接结构，尤指一种半导体封装件中的连接结构。

背景技术

于覆晶封装工艺中，通过将半导体组件借由焊锡凸块放置并电性连接至一封装基板(package substrate)上，再将封装基板连同半导体组件进行封装。因此，现有半导体组件与封装基板上均具有连接垫，以供该封装基板与半导体组件（芯片）借由焊锡凸块相互对接与电性连接。

如图1所示，一基板30（如封装基板或半导体芯片）具有多个铝材的连接垫300（于此仅以单一连接垫300即可表示全部连接垫300的情况），且该基板30上形成有外露该连接垫300的一聚酰亚胺制的绝缘保护层31。接着，于该连接垫300的外露表面上进行图案化工艺，其依序形成由钛部11a、一铜部11b及一镍部11c构成的金属层11，以作为凸块底下金属层结构（Under Bump Metallurgy,UBM）。之后，于该镍层11c上形成一导电凸块12，再形成焊锡材料13于该导电凸块12上，并回焊（reflow）该焊锡材料13以形成焊锡凸块，供作为封装基板与半导体芯片电性对接的连接结构1。

然而，现有连接结构1中，该金属层11的设计并未完全覆盖该连接垫300的外露表面，且因该金属层11中的钛部11a与聚酰亚胺（即该绝缘保护层31）的结合性强，所以经常于蚀刻除去多余的金属材料时（即图案化工艺），该钛部11a无法完全自该绝缘保护层31表面清除，而会在该绝缘保护层31上残留钛金属，导致于封装基板与芯片进行覆晶接合后，当芯片运作时将造成各连接结构1之间的电性漏电(leakage)现象，影响整体封装件的电性功能。

再者，因该金属层11并未完全覆盖该连接垫300的外露表面，所以于后续进行覆晶工艺的填胶(underfill)步骤时，将造成胶材流至该连接垫300表面，而使该胶材与该基板30间容易发生脱层（peel off），致使该连接结构1龟裂(crack)，因而严重影响产品的信赖性。

另外，为了因应电子装置的轻薄短小化的需求，该基板30遂朝细间距进行设计，例如各该导电凸块12之间的距离为80μm或80μm以下，因而造成电性漏电现象及该连接结构1龟裂的情形更为严重，所以无法朝微小化作设计。

因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的缺陷，本发明提供一种基板的连接结构，该基板具有多个连接垫及外露该些连接垫的绝缘保护层，该连接结构包括：金属层，其设于该连接垫的外露表面上并延伸至该绝缘保护层上；以及导电凸块，其设于该金属层上，且该导电凸块的宽度小于该连接垫的宽度，而各该导电凸块之间的距离小于或等于80μm。

本发明还提供一种基板的连接结构的制法，其包括：提供具有多个连接垫的一基板，该基板表面上形成有外露出该些连接垫的绝缘保护层；形成第一阻层于该绝缘保护层上，且于该第一阻层上形成有第一开口，以令该连接垫及部分该绝缘保护层外露于该第一开口；形成金属结构于该第一开口中与该第一阻层上；移除该第一阻层上的该金属结构，令该金属结构仅位于该第一开口中以作为金属层，使该金属层形成于该连接垫的外露表面上，且该金属层延伸至该绝缘保护层上；移除该第一阻层；以及形成导电凸块于该金属层上，且该导电凸块的宽度小于该连接垫的外露表面的宽度。

前述的制法中，各该导电凸块之间的距离小于或等于80μm。

前述的制法中，形成该第一阻层的材质为铝、铜或镍/钒，且该第一阻层的开口以蚀刻方式形成者。

前述的制法中，形成该导电凸块的工艺包括：形成第二阻层于该绝缘保护层及该金属层上，且于该第二阻层上形成有第二开口，以令该金属层的部分表面外露于该第二开口；形成该导电凸块于该第二开口中；以及移除该第二阻层。

依上述工艺，该第二开口的口径尺寸小于该连接垫的外露表面的投影面积。

前述的连接结构及其制法中，该金属层包含钛、铜或镍。

另外，前述的连接结构及其制法中，该导电凸块为铜柱。

由上可知，本发明的基板的连接结构及其制法，借由该金属层完全覆盖该连接垫的外露表面，且借由该第一阻层形成于该金属结构与该绝缘保护层之间，所以当蚀刻移除该金属结构时，只需移除该第一阻层上的金属材即可，以有效避免该金属层以外的金属材残留于该绝缘保护层上。因此，当芯片与封装基板进行覆晶接合后，能避免各连接结构之间的电性漏电现象。