[发明专利]对硅衬底上的III族氮化物的衬底击穿电压的改进

说明书

相关申请的交叉参考

本申请要求于2011年11月29日提交的美国临时专利申请号为“61/564,614”的优先权，其全部内容结合于此作为参考。

技术领域

本发明总体上涉及半导体电路制造工艺，具体来说，涉及基于三族五族(III-V)化合物半导体的晶体管。

背景技术

由于诸如氮化镓(GaN)及其相关合金的三族五族化合物半导体(常表示为III-V族化合物半导体)在电子和光电子器件方面的应用前景，人们近年来对其进行了不断的研究。许多III-V族化合物半导体的大能带隙和高电子饱和速度使得它们在高温、高压、高速的电力电子学应用中成为优选。使用III-V族化合物半导体的潜在的电子器件的具体实例包括高电子迁移率晶体管(HEMT)和其他异质结晶体管。

典型的III-V族化合物半导体制造工艺使用金属剥离(lift-off)技术以形成金属结构。金属沉积在图案化的光刻胶上方，随后，光刻胶与其上沉积的任何金属一起被去除。用湿式蚀刻工艺去除光刻胶和其上的金属。一些剥离工艺使用批量蚀刻剂进行湿式蚀刻。因此，工件可能会与包括从先前的工件去除的材料的蚀刻剂接触。批量蚀刻剂的使用意味着工艺控制和污染可能成为伴随金属剥离工艺的问题。

为了去除光刻胶上的金属，必须使用最小量的光刻胶。否则，在工件上可能留有金属桥接。因此剥离工艺使得在源极和栅极之间产生一大间距，从而增大器件导通电阻并且限制漏极电流。

目前，仍在寻找用于制造具有低导通电阻和高漏极电流的新结构和新方法。

发明内容

此外，本发明提供了一种方法，包括：提供硅衬底；在所述硅衬底上方外延生长氮化镓(GaN)层；在所述GaN层上方外延生长施主供应层；在所述施主供应层上形成栅极；在所述栅极和所述施主供应层上方沉积钝化膜；蚀刻所述钝化膜的一部分，以形成到达所述施主供应层的源极开口和漏极开口，所述源极开口和所述漏极开口设置在所述栅极的相对两侧；在所述开口和所述钝化膜上方沉积欧姆金属层；以及蚀刻所述欧姆金属层的一部分，以形成源极结构和漏极结构，所述源极结构包括顶部，所述顶部设置在所述源极结构和所述栅极之间的所述钝化膜的至少一部分的上方。

其中，沉积所述欧姆金属层包括：沉积包含钛的第一金属层；以及在所述第一金属层上方沉积包含铝的第二金属层。

其中，沉积所述欧姆金属层进一步包括：在所述第二金属层上方沉积第三金属层。

其中，所述第三金属层包括镍、铜、钛或者氮化钛。

该方法进一步包括：形成用于所述栅极、所述源极结构和所述漏极结构的接触件。

其中，沉积所述钝化膜包括：使用等离子体增强化学汽相沉积(PECVD)沉积氮化硅膜、使用低压化学汽相沉积(LPCVD)沉积氮化硅膜、或者使用PECVD沉积氧化硅膜。

其中，所述钝化膜的厚度至少是300埃。

其中，所述钝化膜是氮化硅、氧化硅、氮氧化硅、掺碳氧化硅、掺碳氮化硅或者掺碳氮氧化硅。

其中，所述钝化膜是氧化锌、氧化锆、氧化铪或者氧化钛。

其中，所述源极结构的顶部与所述栅极的至少一部分重叠。

其中，所述源极结构的顶部与漂移区中的所述钝化膜的一部分重叠。

其中，所述源极结构的顶部与所述漂移区上方的所述钝化膜的2/3重叠。

其中，所述GaN层包括非故意掺杂氮化镓，所述施主供应层包括Al_xGa_(1-x)N，其中，x介于0.1至1之间。

该方法进一步包括：对所述源极结构和所述漏极结构进行退火。

此外，还提供了一种电路结构，包括：硅衬底；非故意掺杂氮化镓(UIDGaN)层，位于所述衬底上方；Al_xGa_(1-x)N(AlGaN)层，位于所述UID GaN层上方，其中，x介于0.1至1之间；栅极，位于所述AlGaN层上方；钝化膜，位于所述栅极上方和所述栅极周围的所述AlGaN层上方；源极结构，包含欧姆金属层，具有至少两层金属层，所述源极结构具有源极接触部和顶部，其中，所述顶部设置在所述源极接触部和所述栅极之间的所述钝化膜的至少一部分上方；以及漏极结构，包含欧姆金属层，具有至少两层金属层，所述漏极结构设置在所述栅极的相对于所述源极结构的一侧；其中，所述源极接触部和所述栅极之间的间距小于所述栅极和所述漏极结构之间的间距。

其中，所述源极结构的顶部进一步设置在所述栅极的至少一部分上方。