[发明专利]具有新式边缘鳍状件的FINFET结构

说明书

技术领域

本发明整体涉及半导体晶体管设计，并且更特别地，涉及鳍式场效应晶体管(FinFET)。

背景技术

在集成电路(IC)的数字和模拟区中形成晶体管。晶体管通常通过向有源区提供衬底中的掺杂源极/漏极区、衬底之上的栅极绝缘层以及栅极绝缘层之上的栅电极来形成。接触件使源极/漏极区和栅电极与具有在多个金属间介电(IMD)层中形成的多个水平导电图案层和垂直通孔层的导电互连结构连接。

当IC尺寸收缩时，晶体管设计变为具有多个栅极的三维设计，特别是鳍式场效应晶体管(FinFET)。FinFET器件通常包括具有高纵横比的多个半导体鳍状件，其中，形成用于晶体管的沟道和源极/漏极区。在半导体鳍状件的一部分的侧部之上并且沿着其形成栅极。

因为FinFET是三维的，所以有效宽度大于相应平面晶体管。除了有源区的宽度之外，有效FinFET宽度还包括鳍状件的突出部分(即，鳍状件的高度)的两倍。换句话说，鳍状件的突出部分增加FinFET的有效宽度。鳍状件的使用增加用于相同表面区域的沟道和源极/漏极区的表面区域。FinFET中增加的表面区域产生了更快、更可靠并且更好控制的半导体晶体管器件，其消耗功率较少。

虽然FinFET器件提供改进的特征，但是仍继续寻找减小大规模生产工艺效应的设计改进。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：半导体衬底，包括多个有源区，所述多个有源区中的每一个均包括：多个等间隔鳍状件，包括一个或多个规则鳍状件和至少一个边缘鳍状件；栅极结构，在所述一个或多个规则鳍状件之上；以及漏极区和源极区，所述漏极区和所述源极区电连接至所述一个或多个规则鳍状件并且与所述至少一个边缘鳍状件隔开，其中，所述一个或多个规则鳍状件、所述栅极结构、所述漏极区以及所述源极区形成鳍式场效应晶体管(FinFET)。

在该半导体器件中，所述栅极结构被进一步设置在所述至少一个边缘鳍状件之上。

在该半导体器件中，所述栅极结构和所述至少一个边缘鳍状件形成去耦电容器。

在该半导体器件中，进一步包括：互连件，将所述至少一个边缘鳍状件电连接至所述栅极结构。

在该半导体器件中，进一步包括：设置在所述至少一个边缘鳍状件之上的所述栅极结构的一部分，其中，所述栅极结构的该部分使所述栅极结构的导电元件与所述至少一个边缘鳍状件直接接触。

在该半导体器件中，进一步包括：互连件，将所述至少一个边缘鳍状件电连接至电压源。

在该半导体器件中，所述至少一个边缘鳍状件是一至四个鳍状件。

在该半导体器件中，每个规则鳍状件的有效沟道宽度具有小于约5％的变化。

根据本发明的另一方面，提供了一种基于鳍式场效应晶体管(FinFET)的半导体器件，包括：数字区和模拟区，所述模拟区包括多个有源区，其中，所述多个有源区中的每一个均包括：多个鳍状件，包括一个或多个规则鳍状件和至少一个边缘鳍状件；多个栅极结构，在所述一个或多个规则鳍状件之上；以及漏极区和源极区，所述漏极区和所述源极区电连接至所述一个或多个规则鳍状件并且与所述至少一个边缘鳍状件隔开，其中，所述至少一个边缘鳍状件和相邻的规则鳍状件之间的距离比两个相邻规则鳍状件之间的距离大一倍至五倍。

在该半导体器件中，所述多个栅极结构被进一步设置在所述至少一个边缘鳍状件之上。

在该半导体器件中，所述多个栅极结构和所述至少一个边缘鳍状件形成至少一个去耦电容器。

在该半导体器件中，进一步包括：互连件，将所述至少一个边缘鳍状件电连接至所述多个栅极结构。

在该半导体器件中，进一步包括：互连件，将所述至少一个边缘鳍状件电连接至电压源。

在该半导体器件中，进一步包括：设置在所述至少一个边缘鳍状件之上的所述多个栅极结构的一部分，其中，所述多个栅极结构的该部分使所述栅极结构的导电元件与所述至少一个边缘鳍状件直接接触。

在该半导体器件中，所述数字区包括多个数字有源区，其中，所述多个数字有源区中的每一个均包括：多个等间隔鳍状件，由规则鳍状件组成；多个栅极结构，在所述多个等间隔鳍状件之上；以及漏极区和源极区，所述漏极区和所述源极区电连接至所述多个等间隔鳍状件。

在该半导体器件中，每个规则鳍状件的有效沟道宽度具有小于约3％的变化。