[发明专利]具有非易失性存储器件的多值逻辑器件

说明书

相关申请的交叉引用

本申请要求2011年11月16日在韩国知识产权局递交的No.10-2011-0119776韩国专利申请的优先权，其公开通过引用被全部包含于此。

技术领域

至少一个示范性实施例涉及多值逻辑器件，更具体地，涉及具有非易失性存储器件的多值逻辑器件。

背景技术

由于多值逻辑器件（multi-valued logic device）需要大量的触发器和锁存器以便处理多级信号（multi level signal），所以逻辑电路的大小和功耗量都增大了。此外，如果存储器件被用来存储多级数据，则存储器件的可靠性可能降低，并且具有超过3比特的大级数的存储器件可能不易实现。

发明内容

提供了容易实施并且可靠的多值逻辑器件。

其它方面将在下面的描述中被部分给出，并且，从下面的描述将会部分清晰，或者，可以通过实践示范性实施例而习得。

根据示范性实施例，一种多值逻辑器件包括：转换单元，被配置成把多级信号转换为多个部分信号；和多个非易失性存储器件，被配置成把所述多个部分信号分别存储，其中，被分别存储在所述多个非易失性存储器件中的所述多个部分信号中的每一个的比特数均小于所述多级信号的比特数。

在至少一个示范性实施例中，所述多个部分信号中的每一个均可以是1比特信号，并且，所述多个非易失性存储器件中的每一个均可以是被配置成存储1比特信号的单层单元（single level cell，SLC）非易失性存储器件。

在至少一个示范性实施例中，所述多值逻辑器件还可以包括写单元，所述写单元被配置成根据写信号把所述多个部分信号分别存储在所述多个非易失性存储器件中。

在至少一个示范性实施例中，所述多值逻辑器件还可以包括控制单元，所述控制单元被配置成产生所述写信号，并把所述写信号传送到所述写单元，所述写信号基于所述多个部分信号改变所述多个非易失性存储器件的电阻。

在至少一个示范性实施例中，所述写单元可以包括连接到所述多个非易失性存储器件的多个电压施加单元，并且所述多个电压施加单元可以被配置成分别改变所述多个非易失性存储器件的电阻。

在至少一个示范性实施例中，所述多个电压施加单元中的每一个均可以包括：第一状态电压施加单元，被配置成把所述多个非易失性存储器件中的每一个的电阻改变到第一状态；和第二状态电压施加单元，被配置成把所述多个非易失性存储器件中的每一个的电阻改变到第二状态。

在至少一个示范性实施例中，所述多值逻辑器件还可以包括读单元，所述读单元被配置成根据读信号输出所述多级信号。

在至少一个示范性实施例中，所述读单元可以包括分别连接到所述多个非易失性存储器件的多个电流产生单元，并且，所述多个电流产生单元中的每一个均可以被配置成基于存储在所述多个非易失性存储器件中的所述多个部分信号中的每一个，输出所述多级信号的部分。

在至少一个示范性实施例中，所述多个电流产生单元中的每一个均可以被连接在所述读单元的输出端子和所述多个非易失性存储器件中的每一个之间。

在至少一个示范性实施例中，所述多个电流产生单元中的每一个均可以包括电流镜电路，所述电流镜电路被配置成基于在所述多个非易失性存储器件的每一个中流动的电流，输出所述多级信号的部分。

在至少一个示范性实施例中，所述多个非易失性存储器件可以按阵列对齐。

在至少一个示范性实施例中，所述转换单元可以包括：比较单元，被配置成产生多个周期信号，所述周期信号对应于所述多级信号的级之间的边界；和解码器，被配置成基于所述多个周期信号产生所述多个部分信号。

在至少一个示范性实施例中，所述多个部分信号可以是二进制信号，并且所述解码器可以包括被配置成基于所述多个周期信号产生所述二级制信号的二进制解码器。

在至少一个示范性实施例中，所述多值逻辑器件还可以包括级恢复单元，所述级恢复单元被配置成使用所述多个周期信号恢复并输出所述多级信号。

在至少一个示范性实施例中，所述级恢复单元可以被配置成根据时钟信号激活以便输出所述多级信号。

在至少一个示范性实施例中，所述级恢复单元可以包括电流镜电路，所述电流镜电路被配置成基于根据所述周期信号流动的电流，输出所述多级信号。