[发明专利]降低晶圆漏电流的结构及设置该结构的等离子体处理室

说明书

技术领域

本发明涉及等离子体处理装置领域，尤其涉及一种可降低晶圆漏电流尖峰值且减少漏电流稳态值的结构，以及设置有该结构的等离子体处理室。

背景技术

在晶圆的等离子体蚀刻过程中，在等离子体处理室内设置有基座，位于该基座表面上的支撑件，该支撑件通常为静电吸盘（ESC），埋设在该静电吸盘中的直流电极，以及与所述静电吸盘连接的直流供电电源。在该静电吸盘上安装待蚀刻的晶圆。

进行蚀刻时，首先打开直流供电电源上电，在等离子体处理室内对蚀刻反应气体（由一种或多种气体组成）施加能量以将气体激励形成等离子体，并且在该等离子体处理室中存在可用于产生和维持中等密度或高密度的等离子体的射频（RF）能量、微波能量和/或磁场，从而利用等离子体对晶圆表面进行蚀刻。

图1为等离子体处理室的直流供电电源上电后，其内部所形成的电路结构图；图2则为图1的等效电路图。如图1所示，晶圆在进行等离子体蚀刻的过程中，当直流供电电源1上电后，晶圆3被ESC 2吸附住，因此此时等离子体处理室内部相当于直流供电电源1、ESC 2+晶圆3、以及所形成的等离子体4依次通过串联连接。如图2所示，Us表示直流供电电源的等效电压值，Rs表示直流供电电源的等效内阻值，C1和R1并联后表示ESC 2+晶圆3所构成的等效阻抗值，C2和R2并联后表示等离子体4的等效阻抗值。

目前常用的等离子体处理室的直流供电电源，在开始等离子体蚀刻的一瞬间，即直流供电电源上电的瞬间，会形成通过整个串联电路，也就是通过晶圆的漏电流尖峰值（spike），且通常会因为漏电流尖峰值较大而引起晶圆的器件损伤（PID）；同时在上电结束的后续等离子体蚀刻过程中，漏电流会逐渐趋近呈一稳态值，并且该稳态值也会维持在较大的电流值上，而当漏电流具有较大的稳态值时，也会增加晶圆器件的损伤概率，从而导致制成后的半导体器件的使用寿命缩短。

因此，如何降低等离子体处理室上电时通过晶圆的漏电流尖峰值，以及降低上电之后通过晶圆的漏电流稳态值，对于保护晶圆在蚀刻过程中不受损伤具有非常重大的作用和意义。

发明内容

本发明的目的是提供一种降低晶圆漏电流的结构，以及设置该结构的等离子体处理室，降低晶圆在蚀刻过程中的受损伤概率，提高制成后的半导体器件的质量和性能，延长使用寿命。

为了达到上述目的，本发明提供一种降低晶圆漏电流的结构，其设置在等离子体处理室，该等离子体处理室包含基座，设置在所述基座表面上的ESC，埋设在该ESC中的直流电极，以及与所述ESC连接的直流供电电源；在该ESC上安装待蚀刻的晶圆；所述降低晶圆漏电流的结构是一个串联连接在所述直流供电电源的输出端和ESC之间的限流阻抗，所述限流阻抗的阻值大于1MΩ。

所述的限流阻抗的取值取决于ESC吸附晶圆所需的直流供电电源的输出电压值，即取决于直流供电电源的等效电压。

当直流供电电源的等效电压为-500V时，即ESC吸附晶圆为低压吸附时，所述的限流阻抗的取值范围为1MΩ～50MΩ，优选为20MΩ～30MΩ。

当直流供电电源的等效电压为100-3000V时，即ESC吸附晶圆为高压吸附时，所述的限流阻抗的取值范围为10MΩ～1000MΩ，优选为200MΩ～300MΩ。

在本发明第一个优选实施例中，所述的作为降低晶圆漏电流结构的限流阻抗具有一个可变电阻，根据供电电压的不同调节其对应的阻抗值。

在本发明第二个优选实施例中，所述的作为降低晶圆漏电流结构的限流阻抗是一个大电阻。

本发明还提供一种等离子体处理室，其包含基座，设置在所述基座表面上的ESC，埋设在该ESC中的直流电极，以及与所述ESC连接的直流供电电源；在该ESC上安装待蚀刻的晶圆；特点是，该等离子体处理室还包含串联连接在所述直流供电电源的输出端和ESC之间的限流阻抗，所述限流阻抗的阻值大于1MΩ。

所述的限流阻抗的取值取决于ESC吸附晶圆所需的直流供电电源的输出电压值，即取决于直流供电电源的等效电压。

当直流供电电源的等效电压为-500V时，即ESC吸附晶圆为低压吸附时，所述的限流阻抗的取值范围为1MΩ～50MΩ，优选为20MΩ～30MΩ。

当直流供电电源的等效电压为100-3000V时，即ESC吸附晶圆为高压吸附时，所述的限流阻抗的取值范围为10MΩ～1000MΩ，优选为200MΩ～300MΩ。

在本发明第一个优选实施例中，所述的作为降低晶圆漏电流结构的限流阻抗具有一个可变电阻，根据供电电压的不同调节其对应的阻抗值。