[发明专利]一种应用于射频通信接收机中的数字信号处理器

说明书

技术领域

本发明涉及一种用于射频(RF)通信接收机高度集成方案中的DSP结构，更具体地是指一种用于FM/AM/SW音频广播接收机高度集成方案中的DSP结构，本发明还涉及一种DSP指令集。

背景技术

随着集成电路设计和制造技术的飞速发展，射频通信系统已经步入了SOC时代。射频通信高度集成方案克服了传统的采用多芯片板上集成方案的体积大、成本高、功耗高的缺点，建立高度集成的片上系统，仅需要外加很少的元器件就能工作，性能也有了很大提高，具备了高接收灵敏度。

DSP在射频接收机中用于完成信道滤波、解调、MPX立体声解码、RDS(无线数据服务)/RBDS(无线广播数据服务)等数字信号处理，设计简单、高效的专用DSP是射频接收机集成方案中的关键技术。

发明内容

本发明解决的问题是提供一种代价小、易实现、高集成度的专用DSP结构，以及采用这种电路结构实现的一种专用DSP指令集，以满足射频通信接收机处理信号的需要，实现高度集成化。

为解决上述技术问题，本发明提出的解决方案为：一种DSP结构，包含两组独立的数据总线、一组程序总线、ALU、多个累加器寄存器、乘加器、乘积定标移位寄存器、多个辅助寄存器、多个辅助运算部件、状态寄存器、多个外部访存接口、采用流水线结构、多个存储器、多个外设。

本发明中的ALU为n位逻辑算术运算部件，能完成n位有符号数和无符号数的算术运算，包括加/减法运算、加/减1运算、求相反数、求绝对值；能完成n位数的逻辑运算，包括逻辑非、与、或、异或运算。ALU的输入和输出都是累加器寄存器。本发明中DSP包含有多个累加器寄存器，其输入可以是ALU的结果、乘加器的结果、数据存储器的输出，其输出可以作为ALU的源操作数、乘加器的源操作数、数据存储器的输入。

本发明中的乘加器能完成n位乘n位的有符号数乘法运算和n位乘n位加2n位的有符号数乘加运算。乘积定标移位寄存器分为高n位和低n位，两个共同组成一个2n位的定标移位器，用于处理乘加器的结果，寄存器能向左和向右移一位，左移用于对二进制补码数乘法产生的额外符号位进行处理，右移用于将数字量按比例缩小，以防乘积累加结果溢出。

本发明中DSP具有多个m位的辅助寄存器AR和多个辅助运算部件(ARAU)，辅助寄存器既可用作地址寄存器也可用作数据寄存器。辅助运算部件实现了有多种间接寻址计算方法，其中包含多种循环寻址方式。

本发明中的DSP采用改进型哈弗总线结构，程序总线和数据总线分开，两块独立的数据存储器具有独立的数据总线和地址总线，程序存储器具有独立的数据总线和地址总线。DSP内部存储器具有多个总线接口和一个仲裁器，不但能与内部寄存器之间进行数据传输，还能与片内外围设备及片外设备进行数据传输。每个总线接口都设置有暂存器，以暂存向SDRAM发送的数据请求。

本发明中的DSP包括多个片内外围设备，如两路插值滤波器、两路抽取滤波器、Cordic核，可根据需要扩展片内的外围设备。

本发明中的DSP能向外部发送中断请求，并接收外部中断请求。所述DSP由外部控制流水线使能。

本发明还提供了用上述DSP电路实现的一种DSP指令集，主要包含数据传输和逻辑算术运算指令，以及程序流控制指令。所述指令集包含多条并行指令，内核可同时进行数据传输和逻辑算术运算操作。DSP采用指令流水线结构，具有多种寻址方式，其中间接寻址由辅助运算部件ARAU产生地址。可通过DSP待机指令向外部发送中断请求，如MCU。

所述DSP具有多个外部访存接口。

附图说明

图1是DSP的总体框图；

图2是DSP核的详细框图；

图3是DSP内部存储器的结构示意图。

图4是改进型哈弗总线结构。

具体实施方式

以下将结合附图与具体实施对本发明作进一步说明。

如图1所示，本发明提供一种DSP结构，包括DSP核、程序存储器、两块独立的数据存储器、两个外部访存接口、多个片内外围设备。本实施例中内外围设备包括抽取滤波器、插值滤波器和Cordic核，但不限于这些外围设备，可根据实际需要增加和减少外围设备。抽取滤波器用于接收ADC转换后的1位数字量，经过抽取后产生n位的数字量送给DSP处理。插值滤波器用于接收经过DSP处理后的n位数字信号，经过插值后送给DAC转换成模拟音频输出，或转换成串行数字音频信号输出。Cordic核用来产生正弦、余弦和正切函数。