[发明专利]一种应用于射频通信接收机中的数字信号处理器

权利要求书

1.一种DSP结构，包括独立的数据总线和程序总线、ALU、多个辅助寄存器、乘加器、乘积定标移位寄存器、多个累加器寄存器、多个辅助运算部件、状态寄存器、两块独立的数据存储器、一块程序存储器、多个片内外围设备、流水线结构、一个程序计数器寄存器、一个程序地址运算部件、多个外部访存接口；所述DSP的处理程序通过外部访存接口写入程序存储器，或者在DSP电路中将处理程序固化（一般使用ROM存储固化程序）；待处理数据通过外部访存接口写入DSP的数据存储器，经DSP处理后结果暂存在数据存储器中，外部设备通过访存接口从 DSP数据存储器取出结果；DSP在处理数据过程中，根据程序中的指令调用内核中各模块，如ALU、辅助寄存器、乘加器、乘积定标移位寄存器、累加器寄存器、辅助运算部件、状态寄存器；DSP的片内外围设备由DSP寄存器控制，与DSP内核并行工作，可访问DSP的数据存储器。

2.根据权利要求1所述的DSP结构，其特征在于：所述ALU为n位逻辑算术运算部件，能完成n位有符号和无符号数的算术运算，包括加/减法运算、加/减1运算、求相反数、求绝对值；所述ALU能完成n位数的逻辑运算，包括逻辑非、与、或、异或运算，所述ALU的输入和输出都是累加器寄存器。

3.根据权利要求1所述的DSP结构，其特征在于：所述多个累加器寄存器，其输入可以是ALU的结果、乘加器的结果、数据存储器的输出，其输出可以作为ALU的源操作数、乘加器的源操作数、数据存储器的输入。

4.根据权利要求1所述的DSP结构，其特征在于：所述乘加器能完成n位乘n位的有符号数乘法运算和n位乘n位加2n位的有符号数乘加运算。

5.根据权利要求1所述的DSP结构，其特征在于：所述乘积定标移位寄存器能向左和向右移位，左移用于对二进制补码数乘法产生的额外符号位进行处理，右移用于将数字量按比例缩小，以防乘积累加结果溢出；所述乘积定标移位寄存器分为高n位和低n位，两个共同组成一个2n位的定标移位器。

6.根据权利要求1所述的DSP结构，本发明中DSP具有多个m位的辅助寄存器ARn和多个辅助运算部件（ARAU），其特征在于：ARAU用于产生间接寻址的数据地址，具有多种间接寻址方式，其中包含多种循环寻址方式；辅助寄存器既可用作地址寄存器也可用作数据寄存器。

7.根据权利要求1所述的DSP结构，其特征在于：采用改进的哈弗总线结构，程序总线和数据总线分开，数据存储器和程序存储器具有独立的数据总线和地址总线。

8.根据权利要求1所述的DSP结构，其特征在于：所述存储器为SDRAM或非易失性存储器，存储器具有多个总线接口和一个仲裁器，每个接口中都设置有暂存器，以暂存向SDRAM发送的数据请求。

9.一种采用权利要求1所述的DSP结构实现的DSP指令集，其特征在于：所述指令集包含的指令主要为数据传输和逻辑算术运算指令，以及程序流控制指令；所述指令集包含多条并行指令，能同时进行数据传输和运算操作；寻址方式包括立即数寻址、直接寻址和多种间接寻址。