[发明专利]三维非易失性存储器件、包括它的存储系统及其制造方法

说明书

相关申请的交叉引用

本申请基于并要求2011年12月20日向韩国知识产权局提交的申请号为10-2011-0138205的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明涉及一种半导体器件及其制造方法，更具体而言，涉及一种三维非易失性存储器件、包括三维非易失性存储器件的存储系统以及制造三维非易失性存储器件的方法。

背景技术

已经朝着可以改善集成度的方向研发了用于存储器件的技术。总体而言，为了改善存储器件的密度，已经研发了减小二维布置的存储器单元的尺寸的方法。根据二维（2D）存储器件的存储器单元的尺寸的减小，冲突和干扰会增加。结果，难以执行多电平单元（Multi Level Cell，MLC）操作。为了克服2D存储器件的限制，已经提出了具有三维（3D）结构的存储器件，具有3D结构的存储器件通过将存储器单元三维地布置在衬底上来改善密度。具有3D结构的存储器件可以有效地利用衬底的面积，使得与二维地布置存储器单元的情况相比改善了密度。

3D存储器件的存储器单元包括交替沉积的导电层和层间绝缘层以及穿通导电层和层间绝缘层的垂直沟道层。为了改善3D存储器件的可靠性，近来已经提出了各种技术。

发明内容

本发明致力于提供一种3D非易失性存储器件、包括3D非易失性存储器件的存储系统以及制造3D非易失性存储器件的方法，所述3D非易失性存储器件包括穿通交替沉积的层间绝缘层和导电层的垂直沟道层。

本发明的一个示例性实施例提供了一种三维（3D）非易失性存储器件，所述3D非易失性存储器件包括：垂直沟道层，所述垂直沟道层从衬底突出；层间绝缘层和导电层图案，所述层间绝缘层和导电层图案沿着垂直沟道层交替地沉积；阻挡金属图案，所述阻挡金属图案包围每个导电层图案；电荷阻挡层，所述电荷阻挡层插入在垂直沟道层与阻挡金属图案之间；以及扩散阻挡层，所述扩散阻挡层插入在阻挡金属图案与电荷阻挡层之间。

本发明的另一个示例性实施例提供了一种存储系统，所述存储系统包括3D非易失性存储器件和存储控制器，所述3D非易失性存储器件包括：垂直沟道层，所述垂直沟道层从衬底突出；层间绝缘层和导电层图案，所述层间绝缘层和导电层图案沿着垂直沟道层交替地沉积；阻挡金属图案，所述阻挡金属图案包围每个导电层图案；电荷阻挡层，所述电荷阻挡层插入在垂直沟道层与阻挡金属图案之间；以及扩散阻挡层，所述扩散阻挡层插入在阻挡金属图案与电荷阻挡层之间。所述存储控制器被配置成控制3D非易失性存储器件。

本发明的另一个示例性实施例提供了一种制造3D非易失性存储器件的方法，所述方法包括以下步骤：在衬底上交替地沉积第一材料层和第二材料层；形成穿通第一材料层和第二材料层的垂直沟道层；通过刻蚀第一材料层和第二材料层在垂直沟道层之间形成缝隙；通过去除经由缝隙暴露出的第二材料层来形成沟槽；沿着缝隙的表面并沿着沟槽的表面顺序地形成电荷阻挡层、扩散阻挡层以及阻挡金属层；在阻挡金属层上形成填充沟槽的导电层；以及从每个沟槽之间的缝隙的表面，刻蚀导电层、阻挡金属层以及扩散阻挡层，使得形成在所述沟槽中的一个沟槽中的导电层、阻挡金属层以及扩散阻挡层与形成在所述沟槽中的另一个沟槽中的导电层、阻挡金属层以及扩散阻挡层分开。

附图说明

图1A至图1C是说明根据本发明的示例性实施例的3D非易失性存储器件的部分的立体图。

图2A和图2B是说明根据扩散阻挡层的存在和不存在的扩散控制度的曲线图。

图3A至图3G是说明根据本发明的一个示例性实施例的制造3D非易失性存储器件的方法的截面图。

图4A至图4D是说明根据本发明的另一个示例性实施例的3D非易失性存储器件及其制造方法的截面图。

图5是示意性地说明根据本发明的一个示例性实施例的存储系统的框图。

具体实施方式

在下文中，将参照附图详细地描述本发明的示例性实施例。然而，本发明不限制于以下公开的实施例，并且可以采用各种方式来实施。提供实施例仅用于说明的目的，并且用于使本领域技术人员充分地理解本发明的范围，将基于本发明的权利要求来理解本发明的范围。

图1A至图1C是说明根据本发明的示例性实施例的3D非易失性存储器件的部分的立体图。