[发明专利]三维非易失性存储器件、包括它的存储系统及其制造方法

权利要求书

1.一种三维非易失性存储器件，包括：

垂直沟道层，所述垂直沟道层从衬底突出；

层间绝缘层和导电层图案，所述层间绝缘层和所述导电层图案沿着所述垂直沟道层交替地沉积；

阻挡金属图案，所述阻挡金属图案包围所述导电层图案中的每个；

电荷阻挡层，所述电荷阻挡层插入在所述垂直沟道层与所述阻挡金属图案之间；以及

扩散阻挡层，所述扩散阻挡层插入在所述阻挡金属图案与所述电荷阻挡层之间。

2.如权利要求1所述的三维非易失性存储器件，其中，所述阻挡金属图案包含3族元素，而所述扩散阻挡层包含5族元素。

3.如权利要求1所述的三维非易失性存储器件，其中，所述阻挡金属图案包含5族元素，而所述扩散阻挡层包含3族元素。

4.如权利要求1所述的三维非易失性存储器件，其中，所述阻挡金属图案包括掺杂的多晶硅、氮化钛铝TiAlN或氮化钽TaN。

5.如权利要求1所述的三维非易失性存储器件，其中，所述导电层图案包括具有比多晶硅的低的电阻的材料。

6.如权利要求1所述的三维非易失性存储器件，还包括：

管道栅，所述管道栅形成在所述层间绝缘层与所述衬底之间；以及

管道沟道层，所述管道沟道层形成在所述管道栅中，并且与所述垂直沟道层中的垂直沟道层对耦接。

7.一种存储系统，包括：

三维非易失性存储器件，包括：

垂直沟道层，所述垂直沟道层从衬底突出，

层间绝缘层和导电层图案，所述层间绝缘层和所述导电层图案沿着所述垂直沟道层交替地沉积，

阻挡金属图案，所述阻挡金属图案包围所述导电层图案中的每个，

电荷阻挡层，所述电荷阻挡层插入在所述垂直沟道层与所述阻挡金属图案之间，以及

扩散阻挡层，所述扩散阻挡层插入在所述阻挡金属图案与所述电荷阻挡层之间；以及

存储控制器，所述存储控制器被配置成控制所述三维非易失性存储器件。

8.一种制造三维非易失性存储器件的方法，包括以下步骤：

在衬底上交替地沉积第一材料层和第二材料层；

形成穿通所述第一材料层和所述第二材料层的垂直沟道层；

通过刻蚀所述第一材料层和所述第二材料层，在所述垂直沟道层之间形成缝隙；

通过去除经由所述缝隙暴露出的所述第二材料层来形成沟槽；

沿着所述缝隙的表面并沿着所述沟槽的表面顺序地形成电荷阻挡层、扩散阻挡层以及阻挡金属层；

在所述阻挡金属层上形成填充所述沟槽的导电层；以及

从每个沟槽之间的缝隙的表面，刻蚀所述导电层、所述阻挡金属层以及所述扩散阻挡层，使得形成在所述沟槽中的一个沟槽中的导电层、阻挡金属层以及扩散阻挡层与形成在所述沟槽中的另一个沟槽中的导电层、阻挡金属层以及扩散阻挡层分开。

9.如权利要求8所述的方法，其中，所述第一材料层是具有第一刻蚀选择性的层间绝缘层，而所述第二材料层是具有与所述第一刻蚀选择性不同的第二刻蚀选择性的牺牲层。

10.如权利要求8所述的方法，其中，所述阻挡金属层包含3族元素，而所述扩散阻挡层包含5族元素。

11.如权利要求8所述的方法，其中，所述阻挡金属层包含5族元素，而所述扩散阻挡层包含3族元素。

12.如权利要求8所述的方法，顺序地形成所述扩散阻挡层的步骤包括以下步骤：

利用包含3族元素或5族元素的源气体执行等离子体处理。

13.如权利要求8所述的方法，其中，所述阻挡金属层包括掺杂的多晶硅、氮化钛铝TiAlN或氮化钽TaN。

14.如权利要求8所述的方法，其中，所述导电层包括具有比多晶硅低的电阻的材料。

15.如权利要求8所述的方法，其中，形成所述垂直沟道层的步骤包括以下步骤：

通过刻蚀所述第一材料层和所述第二材料层来形成沟道孔；

沿着每个沟道孔的表面，顺序地形成电荷储存层和隧道绝缘层；以及

在所述隧道绝缘层上形成半导体层。