[发明专利]半导体器件

说明书

技术领域

本发明涉及半导体封装领域，特别涉及一种提高焊球与柱状电极结合力的半导体器件。

背景技术

芯片级封装（Chip Scale Package，CSP）作为最新一代的芯片封装技术，CSP封装的产品具有体积小、电性能好和热性能好等优点。圆片级CSP（WCSP）作为芯片级封装的一种，是先在圆片上进行封装，并以圆片的形式进行测试，老化筛选，其后再将圆片分割成单一的CSP电路。

公开号为CN1630029A的中国专利中公开了一种圆片级CSP结构的半导体器件，请参考图1，包括：半导体基底11，所述半导体基底11上具有焊盘12；位于所述半导体基底11表面的钝化层14，所述钝化层14具有暴露焊盘12表面的开口；位于部分钝化层14表面以及开口内的再布线层16，再布线层16与焊盘12相连接；位于所述开口外的再布线层16表面的柱状电极17；覆盖所述再布线层16和部分钝化层14表面的绝缘层20，绝缘层20的表面与柱状电极17的表面平齐；位于柱状电极17表面的焊球21。

现有的半导体器件中的焊球容易从柱状电极的表面脱落。

发明内容

本发明解决的问题是提高了一种半导体器件，提高了焊球与柱状电极之间结合度。

为解决上述问题，本发明技术方案提供了一种半导体器件，包括：一种半导体器件，其特征在于，包括：半导体基底，所述半导体基底具有若干焊盘；位于半导体基底上的第一绝缘层，所述第一绝缘层具有暴露所述焊盘表面的第一开口；位于所述焊盘上的柱状电极，所述柱状电极包括本体和贯穿所述本体的通孔，所述通孔暴露焊盘表面；位于所述柱状电极上的焊球，所述焊球包括位于柱状电极顶部的金属凸头和填充满所述通孔的填充部。

可选的，位于所述本体中的通孔的数量为1个，所述柱状电极的通孔的半径与本体的宽度的比值为的1/10~10/1。

可选的，所述本体的截面形状为圆环或中空的多边形。

可选的，所述柱状电极的本体上具有若干呈等角度分布的刻缝，所述刻缝将本体分成若干呈等角度分布的独立的子本体。

可选的，所述子本体的截面图形为圆环的一段。

可选的，所述填充部还填充满子本体之间的刻缝。

可选的，位于所述本体中的通孔的数量大于1个，所述通孔在本体中独立分布。

可选的，所述通孔在本体中呈直线分布、矩阵分布、同心圆分布、同心圆环分布、多边形分布或者不规则分布。

可选的，第一绝缘层的表面与柱状电极的顶部表面平齐，所述第一开口的宽度等于柱状电极的直径，第一开口的侧壁与柱状电极的外侧表面接触。

可选的，第一绝缘层的表面低于柱状电极的顶部表面，所述第一开口的宽度大于柱状电极的直径。

可选的，所述焊球还具有位于柱状电极本体的外侧侧壁上的裙带部，裙带部的上部分与金属凸头连接，裙带部的下部分与柱状电极两侧的部分焊盘相连接，并与第一开口的侧壁相接触，所述裙带部的下部分的宽度大于上部分的宽度，裙带部的下部分的表面低于第一绝缘层的表面或与第一绝缘层的表面平齐或者高于第一绝缘层的表面。

可选的，所述焊球的金属凸头与柱状电极的本体顶部表面之间、填充部与本体的内侧侧壁之间、以及裙带部与本体的外侧侧壁之间还具有金属阻挡层。

可选的，所述金属阻挡层的为镍锡的双层结构、镍银的双层结构、镍金的双层结构或镍和锡合金的双层结构。

可选的，位于所述第一开口的底部和侧壁、以及部分第一绝缘层表面的再布线层，所述在布线层作为焊盘的一部分，所述柱状电极位于第一开口外的再布线层表面。

可选的，位于所述再布线层和第一绝缘层表面的第二绝缘层，所述第二绝缘层具有暴露部分所述再布线层表面的第二开口，柱状电极位于第二开口中。

可选的，所述第二绝缘层的表面与柱状电极的顶部表面平齐，所述第二开口的宽度等于柱状电极的直径，第二开口的侧壁与柱状电极的外侧表面接触。

可选的，所述第二绝缘层的表面低于柱状电极的底部表面，所述第二开口的宽度大于柱状电极的直径。

可选的，所述焊球还具有位于柱状电极本体的外侧侧壁上的裙带部，裙带部的上部分与金属凸头连接，裙带部的下部分与柱状电极两侧的部分再布线层相连接，并与第二开口的侧壁相接触，所述裙带部的下部分的宽度大于上部分的宽度，裙带部的下部分的表面低于第二绝缘层的表面或与第二绝缘层的表面平齐或者高于第二绝缘层的表面。

与现有技术相比，本发明技术方案具有以下优点：