[发明专利]非易失性存储器的钳位电路

说明书

技术领域

本发明涉及半导体集成电路领域，尤其涉及一种非易失性存储器的钳位电路。

背景技术

在现有的非易失性存储器中，存储单元的安全工作电压为15.5至16.5V，若实际的工作电压超过安全工作电压的范围就会造成存储单元中的MOS晶体管击穿或造成写操作不充分。为了保证存储单元能在安全的工作电压中工作，通常使用钳位电路将存储单元的工作电压钳位在一定的范围之内。

图1为现有典型的二极管链钳位电路，包括两个背对背设置的二极管，其中，第一二极管负极连接第二二极管负极，第二二极管正极接地，第一二极管的正极连接电源的电压输出端，由电压输出端提供的输出电压通常大于钳位电路的击穿电压，此时钳位电路被击穿，有电流通过钳位电路，一部分电流通过钳位电路流入大地，从而将电源的输出电压调低，通常，经过钳位电路后的输出电压等于钳位电路的击穿电压，从而钳位电路为存储器提供了安全的电源电压。

现有的二极管链钳位电路在实际应用中会由于二极管的温度特性而发生改变，具体如图2所示，图2中曲线V2为二极管链钳位电路的击穿电压随温度的变化曲线，曲线V1为存储单元中的MOS晶体管击穿电压随温度变化曲线，直线V3为保证存储单元写操作的最低电压。由图2可知，当温度小于约-15摄氏度时，二极管链钳位电路的击穿电压（经过钳位电路后的输出电压）小于保证存储单元写操作的最低电压，即意味着此时存储单元的写操作电压是不充分的；当温度高于温度约95摄氏度时，二极管链钳位电路的击穿电压（经过钳位电路后的输出电压）大于存储单元中的MOS晶体管击穿电压，即意味着此时存储单元存在击穿的风险。

发明内容

鉴于现有技术的问题，本发明提供了一种非易失性存储器的钳位电路，以避免在低温时现有二极管链钳位电路不能提供足够写操作电压，且在高温时导致存储单元MOS管被击穿的问题。

本发明采用的技术方案如下：一种非易失性存储器的钳位电路，包括：分压电路、两个比较器和主电路；

所述分压电路包括一个输入端和两个输出端，用于将带隙基准电路中基准电压模块输出的基准电压分解为大小不同的两个参考电压，其中，所述分压电路的输入端与带隙基准电路的基准电压模块输出端连接，所述分压电路的两个输出端分别与一个所述比较器连接；

所述两个比较器分别包括两个输入端和一个输出端，每个比较器的一个输入端与分压电路的一个输出端连接，另一个输入端与带隙基准电路中的反比电压模块的输出端连接，输出端与主电路连接；所述两个比较器中的每一个比较器用于对比所述参考电压与反比电压模块输出电压大小，并在反比电压模块输出电压小于参考电压时输出高电平，在反比电压模块输出电压高于参考电压时输出低电平；

所述主电路包括与两个比较器输出端一一对应连接的两个电平转换器、两个开关电路以及三个二极管；

其中，每个所述电平转换器的与一个所述比较器的输出端连接，并与一个开关电路连接，用于在接收到高电平时打开开关电路，当接收到低电平时闭合开关电路；

所述三个二极管串联，其中，第一二极管的正极与电源连接、第一二极管的负极与第二二极管的正极连接、第二二极管的负极与第三二极管的负极连接、第三二极管的正极接地；所述两个开关电路中的一个与第一二极管并联、另一个开关电路与第二二极管并联。

进一步，所述两个开关电路为两个PMOS晶体管；

其中，每个电平转换器包括一个输出端和一个输入端，每个所述电平转换器的输入端与一个所述比较器的输出端连接，每个所述电平转换器的输出端与一个PMOS晶体管的栅极连接，当所述电平转换器接收到高电平时，所述电平转换器输出高电压信号，以关断与其连接的PMOS晶体管，当所述电平转换器接收到低电平时，所述电平转换器输出低电压信号，以导通与其连接的PMOS晶体管；

所述两个PMOS晶体管分别与第一二极管和第二二极管并联，其中，第一PMOS晶体管的源极与电源连接，第一PMOS晶体管的漏极与第一二极管的负极连接，第一PMOS晶体管的栅极与一个所述电平转换器的输出端连接；第二PMOS晶体管的源极与第二二极管的负极连接，第二PMOS晶体管的漏极与第二二极管的正极连接，第二PMOS晶体管的栅极与另一个电平转换器的输出端连接。

进一步，所述分压电路包括串联于分压电路输入端与地之间的至少三个分压电阻，所述分压电路的两个分压输出端分别形成在不同的两对相邻电阻之间。

进一步，所述分压电路的分压电阻电阻值相同。