[发明专利]非易失性存储器的钳位电路

权利要求书

1.一种非易失性存储器的钳位电路，其特征在于，包括分压电路、两个比较器和主电路；

所述分压电路包括一个输入端和两个输出端，用于将带隙基准电路中基准电压模块输出的基准电压分解为大小不同的两个参考电压，其中，所述分压电路的输入端与带隙基准电路的基准电压模块输出端连接，所述分压电路的两个输出端分别与一个所述比较器连接；

所述两个比较器分别包括两个输入端和一个输出端，每个比较器的一个输入端与分压电路的一个输出端连接，另一个输入端与带隙基准电路中的反比电压模块的输出端连接，输出端与主电路连接；所述两个比较器中的每一个比较器用于对比所述参考电压与反比电压模块输出电压大小，并在反比电压模块输出电压小于参考电压时输出高电平，在反比电压模块输出电压高于参考电压时输出低电平；

所述主电路包括与两个比较器输出端一一对应连接的两个电平转换器，以及两个开关电路和三个二极管；

其中，每个所述电平转换器与一个所述比较器的输出端连接，并与一个开关电路连接，用于在接收到高电平时打开开关电路，当接收到低电平时闭合开关电路；

所述三个二极管串联，其中，第一二极管的正极与电源连接、第一二极管的负极与第二二极管的正极连接、第二二极管的负极与第三二极管的负极连接、第三二极管的正极接地；所述两个开关电路中的一个与第一二极管并联、另一个开关电路与第二二极管并联。

2.根据权利要求1所述的钳位电路，其特征在于，所述两个开关电路为两个PMOS晶体管；

其中，每个电平转换器包括一个输出端和一个输入端，每个所述电平转换器的输入端与一个所述比较器的输出端连接，每个所述电平转换器的输出端与一个PMOS晶体管的栅极连接，当所述电平转换器接收到高电平时，所述电平转换器输出高电压信号，以关断与其连接的PMOS晶体管，当所述电平转换器接收到低电平时，所述电平转换器输出低电压信号，以导通与其连接的PMOS晶体管；

所述两个PMOS晶体管分别与第一二极管和第二二极管并联，其中，第一PMOS晶体管的源极与电源连接，第一PMOS晶体管的漏极与第一二极管的负极连接，第一PMOS晶体管的栅极与一个所述电平转换器的输出端连接；第二PMOS晶体管的源极与第二二极管的负极连接，第二PMOS晶体管的漏极与第二二极管的正极连接，第二PMOS晶体管的栅极与另一个电平转换器的输出端连接。

3.根据权利要求1所述的钳位电路，其特征在于，所述分压电路包括串联于分压电路输入端与地之间的至少三个分压电阻，所述分压电路的两个分压输出端分别形成在不同的两对相邻电阻之间。

4.根据权利要求3所述的钳位电路，其特征在于，所述分压电路的分压电阻电阻值相同。