[发明专利]封装结构及其制法

说明书

技术领域

本发明涉及一种封装结构，尤指一种具中介板（interposer）的封装结构及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品在型态上趋于轻薄短小，而为了满足半导体装置的高积集度(Integration)以及微型化(Miniaturization)需求，可借由覆晶(Flip chip)封装方式，例如，芯片尺寸构装(Chip Scale Package,CSP)、芯片直接贴附封装(Direct ChipAttached,DCA)以及多芯片模块封装(Multi-Chip Module,MCM)等型态的封装模块，以提升布线密度、缩小芯片封装面积及缩短讯号传输路径。

在覆晶封装制程中，在信赖度热循环测试，因半导体芯片与封装基板间的热膨胀系数(thermal expansion coefficient,CTE)的差异甚大，所以半导体芯片外围的导电凸块易因热应力不均而产生破裂，致使其无法与封装基板上所对应的接点形成良好的接合，造成焊锡凸块自封装基板上剥离，导致产品可靠度不佳。

此外，随着集成电路的积集度的增加，因半导体芯片与线路基板间的热膨胀系数不匹配(mismatch)，其所产生的热应力(thermal stress)与翘曲(warpage)的现象也日渐严重，导致半导体芯片与封装基板之间的电性连接可靠度(reliability)下降，而造成信赖性测试的失败。

此外，现有封装基板表面以二维(2D)方式布设多个芯片于封装基板上，随者布设数目越多，其封装基板面积也须随之扩大，现今为迎合终端产品体积微型化及高效能的需求，其现有的封装方式及封装结构已不敷使用。

再者，随着电子产品更趋于轻薄短小及功能不断提升的需求，半导体芯片的布线密度愈来愈高，以奈米尺寸作单位，因而半导体芯片上的电极垫的间距更小；然，现有封装基板的接点的间距以微米尺寸作单位，而无法有效缩小至对应该电极垫的间距大小，导致虽有高线路密度的半导体芯片，却无可配合的封装基板，以致于无法将电子产品有效生产。

为了解决上述问题，遂采用半导体基材作中介板以结合半导体芯片与封装基板的三维(3D)芯片堆栈技术。因半导体基材与半导体芯片的材质接近，所以可有效避免热膨胀系数不匹配所产生的问题，且中介板与半导体芯片接置的一侧是以半导体晶圆制程制作出的线路，且半导体芯片欲接置该线路的接点或线路亦为半导体晶圆制程制作出，所以中介板可在不放大面积的情况下，可容置多个半导体芯片；又为符功能设计或电路设计需要，该多个半导体芯片也可以堆栈方式达成，所以可符合现今终端产品轻薄短小及高功能的需求。如图1所示。

于图1的现有半导体封装件1中，通过于一封装基板9与半导体芯片8之间增设一硅中介板（Through Silicon interposer,TSI）2，该硅中介板2具有导电硅穿孔（Through-silicon via,TSV）21及设于该导电硅穿孔21上的线路重布结构（Redistribution layer,RDL）22，令该线路重布结构22借由导电组件23电性结合间距较大的封装基板9的焊垫90，而该导电硅穿孔21借由焊锡凸块27’电性结合间距较小的半导体芯片8的电极垫80。之后，再形成封装胶体7包覆该半导体芯片8。其中该线路重布结构（Redistribution layer,RDL）也可是电性线路设计需要设置于硅中介板欲以半导体芯片8的一侧。

因此，该封装基板9可借该硅中介板2结合具有高布线密度的半导体芯片8，而达到整合高布线密度的半导体芯片8的目的。

此外，该硅中介板2的热膨胀系数与半导体芯片8的热膨胀系数相当，所以可避免该半导体芯片8与该硅中介板2间的焊锡凸块27’破裂，有效使产品的可靠度提升。

再者，相较于覆晶式封装件，现有半导体封装件1的长宽方向的面积可更加缩小。例如，一般覆晶式封装基板最小的线宽/线距仅能制出12/12μm，而当半导体芯片的电极垫（I/O）数量增加时，以现有覆晶式封装基板的线宽/线距并无法再缩小，所以须加大覆晶式封装基板的面积以提高布线密度，才能接置高I/O数的半导体芯片。反观图1的半导体封装件1，因该硅中介板2可采用半导体制程做出3/3μm以下的线宽/线距，所以当该半导体芯片8具高I/O数时，该硅中介板2的长宽方向的面积足以连接高I/O数的半导体芯片8，所以不需增加该封装基板9的面积，使该半导体芯片8经由该硅中介板2作为一转接板而电性连接至该封装基板9上。