[发明专利]半导体器件及其制造方法无效
申请号: | 201210439014.4 | 申请日: | 2012-11-06 |
公开(公告)号: | CN103165656A | 公开(公告)日: | 2013-06-19 |
发明(设计)人: | 安正烈 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L23/485;H01L21/334;H01L21/60 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 石卓琼;俞波 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件,包括:
隔离层,所述隔离层形成在半导体衬底的隔离区上;
硅图案,所述硅图案形成在所述隔离层之间的半导体衬底之上;
绝缘层,所述绝缘层形成在所述硅图案与所述半导体衬底之间;以及
结,所述结形成在所述硅图案之间的半导体衬底中,
其中,所述硅图案每个都具有倾斜的顶表面。
2.如权利要求1所述的半导体器件,其中,所述隔离层具有并排布置的线形。
3.如权利要求2所述的半导体器件,还包括:
电介质层,所述电介质层形成在所述硅图案之上;以及
导电层,所述导电层形成在所述电介质层之上,
其中,所述导电层沿着与所述隔离层交叉的方向布置,并且所述硅图案被布置在所述导电层之下。
4.如权利要求1所述的半导体器件,其中,所述硅图案包括沿着与所述隔离层交叉的方向布置的第一至第三硅图案,并且所述第一硅图案与所述第二硅图案之间的顶部间隔比所述第二硅图案与所述第三硅图案之间的顶部间隔大。
5.如权利要求1所述的半导体器件,其中,所述硅图案包括沿着与所述隔离层交叉的方向布置的第一至第三硅图案,并且所述第一硅图案与所述第二硅图案之间的顶部间隔和所述第一硅图案与所述第二硅图案之间的底部间隔大体相同,并且所述第二硅图案与所述第三硅图案之间的顶部间隔比所述第二硅图案与所述第三硅图案之间的底部间隔大。
6.如权利要求1所述的半导体器件,其中,所述绝缘层包括氧化物层和氮化物层中的一个或更多个。
7.如权利要求1所述的半导体器件,其中,所述绝缘层包括通过层叠一个或更多个氧化物层以及一个或更多个氮化物层而形成的所述一个或更多个氧化物层以及所述一个或更多个氮化物层。
8.如权利要求1所述的半导体器件,其中,所述绝缘层包含导电点。
9.如权利要求8所述的半导体器件,其中,所述导电点包括Ru、Si、Ti以及Pt中的一个或更多个。
10.一种制造半导体器件的方法,所述方法包括以下步骤:
在半导体衬底中形成第一隔离层,其中,所述第一隔离层的顶部形成在比所述半导体衬底高的位置处;
在所述半导体衬底的表面之上形成绝缘层;
沿着所述第一隔离层的每个顶部的两个侧壁形成硅膜;
刻蚀在所述硅膜与所述半导体衬底之间的所述绝缘层;
在所述半导体衬底中的刻蚀部分中和在所述硅膜之间形成第二隔离层;
在包括所述第二隔离层的整个结构之上形成电介质层和导电层;以及
通过刻蚀所述导电层、所述电介质层以及所述硅膜来形成控制栅和浮栅。
11.如权利要求10所述的方法,其中,通过层叠一个或更多个氧化物层以及一个或更多个氮化物层来形成所述绝缘层。
12.如权利要求10所述的方法,其中,所述绝缘层包含由Ru、Si、Ti以及Pt中的一个或更多个组成的导电点。
13.如权利要求10所述的方法,其中,形成所述硅膜的步骤包括以下步骤:
在包括所述第一隔离层的顶部的所述半导体衬底之上形成硅层;以及
执行毯式回蚀工艺,使得硅层保留在所述第一隔离层中的每个的两个突出的上侧壁处。
14.如权利要求10所述的方法,其中,所述硅膜每个都包括含有碳杂质的多晶硅膜。
15.如权利要求10所述的方法,还包括:执行退火工艺以通过将多晶硅转换成非晶硅来形成硅层。
16.如权利要求10所述的方法,还包括:在形成所述第二隔离层之后,刻蚀所述第一隔离层的顶部和所述第二隔离层的顶部以暴露出所述第二硅膜的上侧壁。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210439014.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类