[发明专利]半导体封装件的制法

说明书

技术领域

本发明涉及一种半导体封装件及其制法，尤指一种可解决晶圆级半导体封装晶粒偏移的封装件及其制法。

背景技术

随着半导体技术的演进，半导体产品已开发出不同封装产品型态，而为追求半导体封装件的轻薄短小，因而发展出一种可提供较充足的表面区域以承载较多的输入/输出端(I/O)或焊球的晶圆级封装(Wafer Level Chip Scale Package,WL-CSP)，且可于半导体芯片上形成线路重布层，并利用重布线(redistribution layer,RDL)技术重配芯片上的焊垫至所欲位置。

然而，于此种封装件的制法中，为使加工步骤简便且良率佳，半导体芯片常需借由一胶体镶嵌于承载件上。请参阅图1A至图1D的现有晶圆级芯片尺寸封装件的制法剖面示意图。

如图1A所示的半导体封装件的制法中，通过于承载件上10粘贴热发泡胶带101，并于该热发泡胶带上的预定位置A上设置半导体芯片11，其中，该半导体芯片11具有多个电极垫110。

接着，如图1B所示，并以压合机将加热后的压合胶膜12压合于承载件10及热发泡胶带101上，并包覆该半导体芯片11。

如图1C所示移除该承载件10及热发泡胶带101，以外露出半导体芯片11及压合胶膜12。

并如图1D所示，将具有介电层151、线路层152及保护膜153的线路重布结构15形成于该半导体芯片11及压合胶膜12之上，并利用该线路重布结构15上的导电盲孔150电性连接该电极垫110及线路层152。然而，如图1D左所示，压合机压合加热后的压合胶膜12会产生流动性，冲击半导体芯片11使其位移并且偏移量超出原预定位置A，进而使该导电盲孔150无法有效电性连接该电极垫110及线路层152，造成产品良率下降。

因此，提供一种能提升对位精准度，进而确保导电盲孔与电极垫间的电性连接品质，并减少工艺成本的半导体封装件及制法，实为业界待解的重要课题。

发明内容

鉴于上述现有技术的缺陷，本发明的主要目的在于提供一种半导体封装件及其制法，以避免封装模压时半导体的偏移，能有效增加后续工艺的对位精准度，以提升产品良率。

本发明的半导体封装件，其包括：封装胶体，其具有相对的顶面及底面；至少一半导体芯片，其嵌埋于该封装胶体内，该半导体芯片具有相对的作用面、非作用面及与该作用面与非作用面连接的侧面，且该半导体芯片的作用面外露出该封装胶体的底面，其中，该半导体芯片的作用面上还具有多个电极垫；定位件，其形成于该封装胶体的部分底面上，包覆凸伸出该封装胶体的底面的该半导体芯片的侧面，并外露出该半导体芯片的作用面；以及线路增层结构，其形成于该半导体芯片的作用面及封装胶体底面上的定位件上。

本发明还提供一种半导体封装件的制法，其包括：提供一表面上设有至少一半导体芯片的承载件，其中，该半导体芯片具有相对的作用面、非作用面及与该作用面与非作用面连接的侧面，且该半导体芯片的作用面借由软质层贴附于该承载件上；于该半导体芯片的作用面端与承载件的交界处形成定位件，以包覆该半导体芯片的部分侧面；于该定位件及该半导体芯片上形成封装胶体，以使该半导体芯片嵌埋于该封装胶体中，其中，该封装胶体具有相对的顶面和与该软质层同侧的底面；移除该承载件与软质层，以外露出该半导体芯片的作用面与封装胶体底面上的定位件；以及于该半导体芯片的作用面与定位件上形成线路增层结构。

相比于现有技术，由于本发明的半导体封装件的制法，借由定位件包裹住半导体芯片后再进行热压合，因此该定位件可限制半导体芯片的偏移，以提升后续工艺的对位精准度。

前述半导体封装件的制法中，于移除该承载件与软质层之前，还包括于该封装胶体的顶面设置支撑层，以使该封装胶体夹置于该支撑层与定位件之间，借以防止封装件翘曲的发生。

附图说明

图1A至图1D为现有晶圆级芯片尺寸封装件的制法剖面示意图；

图2A至图2F’为本发明的半导体封装件的制法剖面示意图，其中，图2B’及图2B”用于显示本发明的另一制法剖面示意图，图2E’及图2F’用于显示封装胶体顶面上未设有支撑层的制法；

图3至图3”为本发明的半导体封装件的一实施例的剖面示意图，其中，图3’用于显示定位件形成于封装胶体的整个底面上的实施例剖面示意图，图3”用于显示定位件仅形成于半导体芯片的作用面端与承载件的交界处的实施例剖面示意图；