[发明专利]嵌入式外延外基区双极晶体管制备方法有效
| 申请号： | 201210431011.6 | 申请日： | 2012-11-01 |
| 公开（公告）号： | CN102969242A | 公开（公告）日： | 2013-03-13 |
| 发明（设计）人： | 王玉东;付军;崔杰;赵悦;刘志弘;张伟;李高庆;吴正立;许平 | 申请（专利权）人： | 清华大学 |
| 主分类号： | H01L21/331 | 分类号： | H01L21/331 |
| 代理公司： | 北京中伟智信专利商标代理事务所 11325 | 代理人： | 张岱 |
| 地址： | 100084*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 嵌入式 外延 外基区 双极晶体管 制备 方法 | ||
1.一种嵌入式外延外基区双极晶体管制备方法，其特征在于，所述嵌入式外延外基区双极晶体管制备方法包括以下具体步骤：
1：制备第一掺杂类型的集电区；
2：在集电区上制备第二掺杂的基区；
3：在基区上制备介质层；
4：在所述介质层上光刻、刻蚀出发射极窗口；
5：在所述发射极窗口内淀积并平坦化多晶；
6：在所述多晶表面形成一多晶表面氧化层；
7：腐蚀掉所述介质层；
8：制作所述多晶以及所述多晶表面氧化层的侧墙；
9：以所述侧墙以及所述多晶表面氧化层为掩体，刻蚀基区以及集电区；
10：在被蚀刻后的基区和集电区上通过原位掺杂选择性外延制备第二掺杂类型的外基区；
11：在上述结构上制备触孔，引出发射极电极和集区电极。
2.根据权利要求1所述的嵌入式外延外基区双极晶体管制备方法，其特征在于，所述步骤6采用高压氧化工艺制备所述多晶表面氧化层。
3.根据权利要求1所述的嵌入式外延外基区双极晶体管制备方法，其特征在于，所述步骤5平坦化多晶的方法为CMP化学机械抛光法或etch-back凹蚀。
4.根据权利要求1所述的嵌入式外延外基区双极晶体管制备方法，其特征在于，所述介质层为复合介质层；所述复合介质层包括淀积所述基区表面的氧化硅层以及淀积所述氧化硅层的氮化硅层。
5.根据权利要求1-4任一所述的嵌入式外延外基区双极晶体管制备方法，其特征在于，所述侧墙由氧化硅构成或氮化硅构成。
6.根据权利要求1-4任一所述的嵌入式外延外基区双极晶体管制备方法，其特征在于，所述步骤9中采用钻刻刻蚀所述基区以及所述集电区位于所述发射极下方部分；
其中，所述发射极下方保留部分所述基区以及所述集电区。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210431011.6/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
