[发明专利]多层电路板及其制作方法

说明书

技术领域

本发明涉及电路板制作技术，尤其涉及一种多层电路板及其制作方法。 

背景技术

随着电子产品往小型化、高速化方向的发展，电路板也从单面电路板、双面电路板往多层电路板方向发展。多层电路板是指具有多层导电线路的电路板，其具有较多的布线面积、较高互连密度，因而得到广泛的应用。目前，多层电路板通常采用增层法制作，即，层层叠加的方式进行制作。采用传统的增层法制作多层电路板的方法包括步骤：第一步，制作一个内层板，所述内层板包括至少一层绝缘材料层以及两个导电线路层。第二步，在内层板的两个导电线路层上分别压合一个胶粘片及一个铜箔层，其中，所述铜箔层通过所述粘结片与所述内层板的导电线路层结合，形成多层线路基板；第三步，在所述多层线路基板上通过机械钻孔或激光钻孔形成至少一个导电孔，并电镀所述导电孔在所述导电孔内形成孔铜，以使所述导电孔电连接所述多层线路基板的两个最外铜箔层；第四步，选择性蚀刻所述铜箔层，以将所述铜箔层形成一个外层导电线路图形，从而形成一个多层电路板。如果需要更多层数的多层电路板，按照第二至四步相似的方法，即，继续在所述多层电路基板的两个外层导电线路图形上分别压合一个铜箔，电连接所需要连接的铜箔，选择性蚀刻所述铜箔层。如此，即可获得更多层的多层电路板。 

因压合时对位的偏移可能会使多层电路板产生层间偏移，从而可能会使本不应该与内层板的导线线路层相电连接的导电孔与内层板的导线线路层相电连接，从而造成所述多层电路板的短路；另外，钻孔时定位的偏移及机台的误差可能会使所述导电孔偏离预定的位置，而后再选择性蚀刻所述铜箔层时，可能会出现本该被干膜覆盖而不会被蚀刻的导电孔内的孔铜暴露出来而被蚀刻掉，从而形成多层电路板的导电孔内无铜，从而形成断路；此外，还有其他多种状况也能引起多层电路板的电性能异常。 

一般通过电测治具、X-ray检测仪以及切片等对多层电路板的电性能进行检测。然而，电测治具、X-ray检测仪价格较贵，从而会使多层电路板的测试成本较高；而切片会对多层电路板造成破坏性的损坏，造成浪费，进而也提高了多层电路板的制作成本。 

发明内容

有鉴于此，有必要提供一种多层电路板及多层电路板的制作方法，以降低多层电路板的测试成本并且避免对多层电路板造成损坏。 

一种多层电路板，其包括依次堆叠设置的第一外层导电线路层、至少一个内层导电线路层及第二外层导电线路层；所述多层电路板形成有产品部及除产品部以外的非产品部；所述产品部形成有电连接所述第一外层导电线路层及所述第二外层导电线路层的导电孔；所述非产品部包括一测试区，所述测试区形成有多个导电测试孔，每个所述导电测试孔均贯通所述第一外层导电线路层至所述第二外层导电线路层并电连接所述第一外层导电线路层及所述第二外层导电线路层；每个所述导电测试孔均通过形成于所述导电测试孔与所述至少一个内层导电线路层之间的绝缘材料与所述至少一个内层导电线路层相间隔；相邻两个所述导电测试孔通过形成于第一外层导电线路层或第二外层导电线路层的连接导线相互电连接，从而使所述多个导电测试孔形成一孔链。 

一种多层电路板的制作方法，包括步骤：提供一多层电路基板，所述多层电路基板包括依次堆叠设置的第一外层基础导电层、至少一个内层导电线路层及第二外层基础导电层；所述多层电路基板形成有产品部及除产品部以外的非产品部；所述非产品部包括一测试区；在所述产品部及所述测试区内形成多个贯通所述第一外层基础导电层至所述第二外层基础导电层的贯通孔；通过电镀将所述产品部的多个贯通孔制作形成多个导电孔，并将所述测试区内的多个贯通孔制作形成多个导电测试孔，其中，设置每个所述导电测试孔均通过形成于所述导电测试孔与所述至少一个内层导电线路层之间的绝缘材料与所述至少一个内层导电线路层相间隔；将所述第一外层基础导电层制作形成第一外层基础导电线路层，将及所述第二外层基础导电层制作形成第二外层基础导电线路层，所述第一外层基础导电线路层或所述第二外层基础导电线路层包括至少一条连接导线，所述连接导线电连接相邻的两个所述导电测试孔，从而使所述多个导电测试孔形成一孔链，从而得到多层电路板；量测所述孔链的导通状况，如果所述孔链为开路，则表示所述多层电路板的产品部的导电孔有孔内断路异常。 

本技术方案提供的多层电路板及其制作方法，通过测试所述测试区上的多个导电测试孔及导电辅助测试孔的电性能，从而可以得到所述产品部上的导电孔的电性能，并且测试仪器简单，不需要对产品区做破坏性的测试，从而可以降低多层电路板的测试成本及检测成本。 

附图说明