[发明专利]一种垂直移位寄存器及其控制方法、IC芯片和TFT面板

权利要求书

1.一种垂直移位寄存器，其特征在于，所述垂直移位寄存器包括从第1级移位寄存器单元至第N级移位寄存器单元依次级联的N级移位寄存器单元，所述N为大于1的正整数，其中：

第1级移位寄存器单元的移位信号输入端通过控制线与集成电路IC芯片的输出端连接；

第2级移位寄存器单元至第N级移位寄存器单元中的每一级移位寄存器单元，复位端与反向器的输出端连接，反向器的输入端通过所述控制线与集成电路IC芯片的输出端连接。

2.如权利要求1所述的垂直移位寄存器，其特征在于，

所述第1级移位寄存器单元的第一时钟信号输入端接收第一时钟信号，第二时钟信号输入端接收第二时钟信号；

所述第2级移位寄存器单元至第N级移位寄存器单元中的第i级移位寄存器单元，每个第i级移位寄存器单元的移位信号输入端与第i-1级移位寄存器单元的移位信号输出端连接，第一时钟信号输入端接收第一时钟信号，第二时钟信号输入端接收第二时钟信号，其中，i为大于1不大于N的奇数；

所述第2级移位寄存器单元至第N级移位寄存器单元中的第j级移位寄存器单元，每个第j级移位寄存器单元的移位信号输入端与第j-1级移位寄存器单元的移位信号输出端连接，第一时钟信号输入端接收第二时钟信号，第二时钟信号输入端接收第一时钟信号，其中，j大于1不大于N的偶数。

3.如权利要求2所述的垂直移位寄存器，其特征在于，

在IC芯片的输出端输出的信号、第一时钟信号和第二时钟信号的作用下，第1级移位寄存器单元的驱动输出端在第二时钟信号输出第1个高电平的时长内输出高电平；

在IC芯片的输出端输出的信号、第一时钟信号和第二时钟信号的作用下，第i级移位寄存器单元的驱动输出端在第二时钟信号输出第2i-1个高电平的时长内输出高电平；

在IC芯片的输出端输出的信号、第一时钟信号和第二时钟信号的作用下，第j级移位寄存器单元的驱动输出端在第一时钟信号输出第j/2个高电平的时长内输出高电平；

其中，第二时钟信号一个时钟周期内高电平的持续时间与第一时钟信号一个时钟周期内高电平的持续时间相同，第二时钟信号一个时钟周期内低电平的持续时间与第一时钟信号一个时钟周期内低电平的持续时间相同，第二时钟信号一个时钟周期内高电平的持续时间小于时钟周期的一半，且第二时钟信号的第一个高电平的起始时刻比第一时钟信号的第一个高电平的起始时刻延迟二分之一时钟周期。

4.如权利要求2或3所述的垂直移位寄存器，其特征在于，第1级移位寄存器单元包括第一子反向器、第二子反向器、第一子时钟反向器、第二子时钟反向器、与非门和第三子反向器，其中：

第一子反向器的输入端与第一子时钟反向器的输出端连接，并与第二子时钟反向器的输出端连接，第一子反向器的输出端为移位信号输出端，并与第二子时钟反向器的输入端连接；

第二子反向器的输入端为第一时钟信号输入端，与提供第一时钟信号信号源的输出端连接，第二子反向器的输出端与第一子时钟反向器的非使能端连接，并与第二子时钟反向器的使能端连接；

第一子时钟反向器的输入端为移位信号输入端，与集成电路IC芯片的输出端连接，第一子时钟反向器的使能端与提供第一时钟信号信号源的输出端连接；

第二子时钟反向器的非使能端与提供第一时钟信号信号源的输出端连接；

与非门的第一输入端为第二时钟信号输入端，与提供第二时钟信号信号源的输出端连接，第二输入端与第一子反向器的输出端连接；

第三子反向器的输入端与与非门的输出端连接，第三子反向器的输出端为驱动输出端。