[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在半导体技术领域中，随着半导体制造工艺的迅速发展，半导体器件（芯片）的面积越来越小，同时，在一个半导体芯片上的半导体器件的数量也越来越多。在半导体电路中，半导体器件之间的信号传输需要高密度的金属互连线，在进行金属互连时需要进行接触孔的刻蚀。然而，由于在半导体器件中，栅极（比如金属栅极）与源/漏极之间一般存在高度差，这给接触通孔刻蚀工艺带来了极大的挑战。

在半导体器件的工艺制程中，双大马士革（Dual damascene）工艺是在局域互连时的一种常用技术手段。所谓双大马士革工艺，就是在介质层上刻蚀出接触通孔并进行金属等材料填充的一种常用技术。目前，在半导体器件制造中得到了比较广泛的应用，并且，双大马士革工艺在中段制程的应用有望成为应用在20nm及以下工艺节点的主流技术。这一双大马士革中段制程工艺，将传统的接触孔（CT）与传统的第一层金属（M1）集成在一起。然而，金属硅化物工艺是双大马士革中段制程工艺的一大挑战，在现有技术中，在前金属硅化物（silicide-first）工艺中，由于采用硅化物遮蔽层（SAB，即salicideblock）来实现金属化工艺，由于空间所限（SAB会占据一定的本可以形成金属硅化物的空间）往往很容易导致管道效应（piping issue），造成器件不良。可见，在半导体器件制造过程中，在应用双大马士革中段制程工艺实现局域互连之前的相关工艺，尤其金属硅化物工艺，成为了制约器件性能的主要因素之一。

在现有技术中，应用前述工艺的半导体器件的制造方法，一般主要包括如下步骤：

步骤E1：提供一半导体衬底，该半导体衬底包括伪栅极结构以及源极和漏极。一般而言，该伪栅极结构包括多晶硅伪栅极以及伪栅极侧壁。

步骤E2：在所述半导体衬底上沉积硅化物遮蔽材料薄膜，并通过光刻、刻蚀等工艺形成硅化物遮蔽层（SAB）的图形。

步骤E3：以所述SAB为掩膜进行金属硅化工艺处理，在半导体衬底的源极和漏极位置形成金属硅化物（NiSi）。

步骤E4：进行应力临近技术（SPT）。

步骤E5：沉积接触孔刻蚀阻挡层（CESL）。

步骤E6：沉积层间介电层（ILD）并进行CMP处理。

步骤E7：形成金属栅极。

前述步骤E1至E7，完成了应用双大马士革中段制程工艺实现局域互连之前的相关工艺，然后，则可以进行双大马士革中段制程工艺，以实现局域互连。

在这一半导体器件的制造方法中，由于采用硅化物遮蔽层（SAB）来实现金属化工艺，由于空间所限（SAB会占据源极和漏极上方的一定的开口空间），很容易导致源极和漏极无法充分金属化，进而往往很容易导致管道效应（piping issue），造成器件不良。因此，需要提出一种新的半导体器件的制造方法，以保证双大马士革中段制程工艺的实现，提高半导体器件的良率。

发明内容

针对现有技术的不足，本发明提供了一种半导体器件的制造方法，该方法包括如下步骤：

步骤S101：提供半导体衬底，所述半导体衬底上形成有源极、漏极、伪栅极和伪栅极侧壁；

步骤S102：对所述半导体衬底进行应力临近技术处理，去除部分所述伪栅极侧壁；

步骤S103：在所述半导体衬底上形成接触孔刻蚀阻挡层；

步骤S104：刻蚀所述接触孔刻蚀阻挡层以在所述源极和漏极的上方形成开口；

步骤S105：对所述半导体衬底进行金属化以在所述源极和漏极上形成金属硅化物。

其中，优选的，所述源极和漏极为抬升的源极和漏极。

其中，在所述步骤S102中，去除所述伪栅极侧壁远离所述半导体衬底的部分，保留所述伪栅极侧壁位于所述伪栅极与所述源极之间以及所述伪栅极与所述漏极之间的部分。

进一步的，保留的所述伪栅极侧壁位于所述伪栅极与所述源极之间以及所述伪栅极与所述漏极之间的部分的高度与所述抬升的源极和漏极的高度相同。

其中，在所述步骤S102中，在进行应力临近技术处理时，采用干法刻蚀。

其中，在所述步骤S103中形成的所述接触孔刻蚀阻挡层为双应力衬垫或单应力衬垫。

其中，所述步骤S 104包括：

步骤S1041：在所述接触孔刻蚀阻挡层的上方形成图形化的光刻胶，所述图形化的光刻胶覆盖所述半导体衬底除所述源极和漏极以外的区域；