[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

高K金属栅极（HKMG）技术是半导体领域的重要技术，相对于普通栅极技术，HKMG技术可以极大地提高半导体器件的性能。现有技术中一种具有广阔应用前景的半导体器件的制造方法，包括如下要点：在形成高k介电层（比如采用HfO₂材料）之后，在形成伪栅极（一般采用多晶硅材料）之前，在高k介电层之上使用TiN等金属材料形成一层阻挡层（也称顶部接口层，即TIL），用于保护高k介电层，以防止高k介电层在后续去除伪栅极的过程中被破坏。而阻挡层在后续形成金属栅极的过程中被保留，与金属栅极共同构成PMOS或NMOS的栅极。

上述采用TIL的高k金属栅极技术，因可以防止高k介电层在后续去除伪栅极的工艺过程中被破坏而具有广阔的应用前景。然而，由于在现有技术的锗硅形成工艺、应力临近技术、金属硅化物工艺等工艺步骤中，STI（一般为氧化物）很容易被刻蚀，进而导致很容易造成阻挡层及高k介电层被损坏甚至完全缺失以及偏移侧壁下端（底部）被破坏，并且偏移侧壁下端的缺失会在后续金属栅极形成工艺中导致金属栅极底部凸起。这一系列问题，成为了制约应用该高k金属栅极技术方案制造的半导体器件良率提高的主要因素。上述问题，在“后锗硅”（Late SiGe）工艺（即，锗硅形成工艺位于栅极主侧壁工艺的步骤之后的工艺）中，问题尤为严重。

下面，结合图1A至图1J，对上述应用HKMG技术制造半导体器件的方法以及其存在的技术问题进行说明。其中，图1A至图1J为各工艺完成后形成的图案的剖视图。现有技术中应用前述HKMG技术制造半导体器件的方法，一般包括如下步骤：

步骤E1：提供一半导体衬底100，所述半导体衬底上形成有浅沟槽隔离（STI）101、栅极结构、栅极偏移侧壁106、栅极主侧壁107，其中，栅极结构包括自下而上位于所述半导体衬底100上的高k介电层102、阻挡层（TIL）103、伪栅极104、伪栅极硬掩膜105，如图1A所示。

其中，栅极主侧壁107为双层结构，包括位于内侧的氧化物主侧壁1071和位于外侧的氮化硅主侧壁1072，如图1A所示。

其中一些STI延伸至NMOS的栅极和PMOS的栅极的下方。STI一般为氧化物，即氧化硅。

其中，阻挡层103为一层金属功函数层，其材料可以为TiN等，在此不作限定。高k介电层，可以为HfO₂（二氧化铪），在此不作限定。

步骤E2：在所述半导体衬底上形成一层锗硅遮蔽层（PSR film）108，如图1B所示。

其中，锗硅遮蔽层108，可以为氮化硅薄膜、氧化硅薄膜、或氮化硅和氧化硅复合膜。

步骤E3：在所述半导体衬底100上形成覆盖NMOS区的图形化的光刻胶600，以所述光刻胶为掩膜对所述半导体衬底进行干法刻蚀，在PMOS上形成临时锗硅侧壁1082和碗型凹槽1091’。形成的图形如图1C所示。

步骤E4：剥离掉光刻胶600，进行湿法刻蚀在半导体衬底上形成Sigma型凹槽1091，然后在Sigma型凹槽1091内形成锗硅层109，如图1D所示。

其中，在进行湿法刻蚀形成Sigma型凹槽1091的过程中，STI 101会被刻蚀掉一部分，在STI上形成了STI缺口110，形成的图形如图1D所示。

步骤E5：通过湿法刻蚀去除锗硅遮蔽层108（包括PMOS上的临时锗硅侧壁1082），形成的图形如图1E所示。

本领域的技术人员可以理解，如果锗硅遮蔽层108的材料仅仅为氧化物（氧化硅），则不必进行本步骤。

在上述刻蚀过程中，STI 101会继续被刻蚀，STI缺口110继续扩大。如图1E所示。

步骤E6：在半导体衬底100上形成金属硅化物（NiSi）遮蔽层111，其中锗硅遮蔽层111包括氧化硅层1111和位于其外侧的氮化硅层1112，如图1F所示。

其中，形成所述金属硅化物遮蔽层（salicide block，简称SAB）111的方法，可以为：在所述半导体衬底上沉积一层氧化硅薄膜1111，然后在氧化硅薄膜1111上沉积一层氮化硅薄膜1112，氧化物薄膜1111和氮化硅薄膜1112共同构成金属硅化物遮蔽层111。

步骤E7：对锗硅遮蔽层111进行各向同性刻蚀完全去除氮化硅层1112，然后对所述半导体衬底进行金属硅化物形成工艺前的预清洗，形成的图形如图1G所示。