[发明专利]具有接触插栓的半导体结构与其形成方法

说明书

本发明公开了一种具有接触插栓的半导体结构与其形成方法。该半导体结构包含一基底、一晶体管、一第一内层介电层、一第二内层介电层以及一第一接触插栓。晶体管设置在基底上，且晶体管包含一栅极以及一源极/漏极区。第一内层介电层设置在晶体管上，且与晶体管的栅极的一顶面齐平。第二内层介电层设置在第一内层介电层上。第一接触插栓设置在第一内层介电层以及第二内层介电层中，第一接触插栓包含一第一沟槽部分以及一第一介质孔部分，其中第一沟槽部分以及第一介质孔部分的一交界高于栅极的该顶面。本发明还提供一种形成具有接触插栓的半导体结构的方法。

技术领域

本发明涉及一种具有接触插栓的半导体结构与其形成方法，特别来说，是涉及一种半导体结构，其具有的接触插栓是以双镶嵌制作工艺来形成。

背景技术

在现有半导体产业中，多晶硅广泛地应用于半导体元件如金氧半导体(metal-oxide-semiconductor,MOS)晶体管中，作为标准的栅极材料选择。然而，随着MOS晶体管尺寸持续地微缩，传统多晶硅栅极因硼穿透(boron penetration)效应导致元件效能降低，及其难以避免的空乏效应(depletion effect)等问题，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。因此，半导体业界更尝以新的栅极材料，例如利用功函数(work function)金属来取代传统的多晶硅栅极，用以作为匹配高介电常数(high-k)栅极介电层的控制电极。

此外，现有形成具有金属栅极的晶体管制作工艺后，还会在其上形成对外线路以分别电连接晶体管的金属栅极以及源极/漏极区，作为和对外电子信号的输入/输出端。然而在现有制作工艺中，连接源极/漏极区的对外线路通常会包含多个上下相连的接触插栓，这使得对外电路存在着电阻过高的问题。并且，随着元件尺寸的日益缩小，连接源极/漏极区的接触插栓容易和金属栅极接触产生短路的情况，造成元件品质下降，而成为一个需要解决的问题。

发明内容

本发明的目的在于提供一种具有接触插栓的半导体结构以及其形成方法，以提升整体半导体结构的电性表现。

为达上述目的，根据本发明的一个实施方式，本发明提供了一种具有接触插栓的半导体结构，包含一基底、一晶体管、一第一内层介电层、一第二内层介电层以及一第一接触插栓。晶体管设置在基底上，且晶体管包含一栅极以及一源极/漏极区。第一内层介电层设置在晶体管上，且与晶体管的栅极的一顶面齐平。第二内层介电层设置在第一内层介电层上。第一接触插栓设置在第一内层介电层以及第二内层介电层中，第一接触插栓包含一第一沟槽部分以及一第一介质孔部分，其中第一沟槽部分以及第一介质孔部分的一交界高于栅极的该顶面。

根据本发明的另外一个实施方式，本发明提供了一种形成具有接触插栓的半导体结构的方法。首先提供一基底，接着形成一晶体管以及一第一内层介电层于基底上，其中第一内层介电层与晶体管的一栅极的一顶面齐平，使得栅极暴露出来。然后于第一内层介电层上形成一第二内层介电层。最后形成一第一接触插栓于第二内层介电层以及第一内层介电层中，以电连接晶体管的一源极/漏极区，其中形成第一接触插栓的步骤包含一第一双镶嵌制作工艺。

本发明提供了一种形成接触插栓的方法，以及一种具有此接触插栓的半导体结构。通过一双镶嵌步骤来形成第一接触插栓，不仅使第一接触插栓不容易和金属栅极短路，只有一层的阻障层也第一接触插栓的电性表性更良好。此外，第一接触插栓和第二接触插栓中的金属层较佳的选用金属铜或钨，可以有效降低电阻值而增加了电性的表现。

附图说明

图1至图10所示为本发明一种形成具有接触插栓的半导体结构的步骤示意图。

主要元件符号说明

300 基底 320 开口

302 浅沟槽隔离 322 第二阻障层