[发明专利]半导体器件、半导体器件制造方法以及电子器件

说明书

技术领域

本文中讨论的实施方案涉及半导体器件、半导体器件制造方法、以及使用半导体器件的电子器件。

背景技术

由于包括最近的个人数字助理等的电子设备的数字化的持续进步，已经对半导体元件(半导体芯片)要求进一步的多功能和更高的性能。为了满足这些要求，在半导体芯片制造技术方面已经提升了半导体芯片的元件和配线的尺寸的小型化的同时，在安装技术方面提升了高集成度。作为其中这样的高集成度已经被提升的例子，已经已知包括例如其中多个半导体芯片容置在一个封装件中的多芯片封装(MCP)或多芯片模块(MCM)的形式的半导体器件。

而且，在包括半导体元件的半导体器件的制造领域方面，已知使用辅助构件如补强件等的技术，该技术抑制由于用于半导体器件的材料而出现的翘曲等。

日本公开特许公报号7-007134、2004-103955、2010-141173、2003-289120、以及2009-272512为相关技术的示例。

对于这种MCP模式的半导体器件，例如，多个半导体芯片设置在由树脂等制成的绝缘层内。将包括电连接到多个半导体芯片的布线等的布线层设置在这样的绝缘层之上。

发明内容

但是，对于这种MCP模式的半导体器件，多个半导体芯片设置在由树脂等制成的绝缘层内，这可能导致其中待在这些半导体芯片运行时产生的热量未被充分向外散发的情形。在不能确保预定的散热性能的情况下，半导体器件的可靠性可能经受例如半导体芯片故障、发生损伤等。

根据本发明的一个方面，半导体器件包括绝缘层、设置在绝缘层内的第一半导体元件和第二半导体元件、具有比绝缘层更高的热导率并经由绝缘层围绕第一半导体元件和第二半导体元件的框、以及设置在绝缘层之上并包括电连接第一半导体元件和第二半导体元件的电极的布线层。

附图说明

图1是示出半导体器件的一个构造实例的图；

图2A至图2D是示出半导体器件的另一构造实例的图；

图3是根据第二实施方案的支承构件制备过程的说明图；

图4是根据第二实施方案的框和半导体芯片的一个布置过程的说明图(部分1)；

图5是根据第二实施方案的框和半导体芯片的一个布置过程的说明图(部分2)；

图6是根据第二实施方案的树脂设置过程的说明图；

图7是根据第二实施方案的背磨(back grinding)过程的说明图；

图8是根据第二实施方案的内置芯片衬底分离过程的说明图(部分1)；

图9是根据第二实施方案的内置芯片衬底分离过程的说明图(部分2)；

图10是根据第二实施方案的布线层和散热层形成过程的说明图；

图11是根据第二实施方案的划片过程的说明图；

图12是示出另一模式的内置芯片衬底的一个实例的图(部分1)；

图13是示出另一模式的内置芯片衬底的一个实例的图(部分2)；

图14是示出另一模式的内置芯片衬底中的半导体芯片的倾斜的图；

图15是示出半导体芯片的一个布置实例的图；

图16是示出电子器件的一个构造实例的图；

图17是根据第三实施方案的框和半导体芯片的一个布置过程的说明图(部分1)；

图18是根据第三实施方案的框和半导体芯片的一个布置过程的说明图(部分2)；

图19是根据第三实施方案的树脂设置过程的说明图；

图20是根据第三实施方案的背磨过程的说明图；

图21是根据第三实施方案的内置芯片衬底分离过程的说明图(部分1)；

图22是根据第三实施方案的内置芯片衬底分离过程的说明图(部分2)；

图23是根据第三实施方案的布线层和散热层形成过程的说明图；

图24是根据第三实施方案的切割过程的说明图；

图25是示出根据第三实施方案的框的另一实例的图(部分1)；

图26是示出根据第三实施方案的框的另一实例的图(部分2)；

图27是示出根据第三实施方案的框的另一实例的图(部分3)；

图28是示出根据第三实施方案的框的另一实例的图(部分4)。

具体实施方式

首先，将描述第一实施方案。

图1为示出半导体器件的一个构造实例的图。图1示意性地示出半导体器件的一个实例的横截面。