[发明专利]一种MOM电容的制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，尤其涉及一种金属-氧化物-金属（metal-oxide-meter，简称MOM）电容的制造方法。

背景技术

在半导体集成电路中，与电路制作在同一芯片上的集成电容被广泛地应用。其形式主要有金属-绝缘体-金属（metal-insulator-metal，简称MIM）和MOM电容两种，其中，MIM电容使用上下层金属作为电容极板，至少需使用2层金属，其电容量主要由电容所占面积决定，因此，在需要大电容的场合中使用MIM电容会引起成本大大增加；而MOM电容采用指状结构和叠层相结合的方法可以在相对较小的面积上制作容量更大的电容，因此，在设计大容量集成电容时设计者更青睐这类电容。

MOM指状结构电容在同一金属层内制作电容的两个电极，每个电极延伸出数个指状极板，两个电极的指状极板相互平行且以相互交错的形式放置，这些交错放置的指状极板之间以当前层的层间介质作为绝缘层形成MOM电容。为了增加电容量，还可以用相同的结构旋转一定角度制作在当前MOM电容的上层金属或者下层金属之中而形成叠层的结构，同一电极不同层的金属可以通过通孔层连接形成一个整体。这样的一个叠层MOM电容包含层间电容以及上下金属层之间的电容，可以进一步提高集成电容的电容量。

根据平板电容的计算公式：电容量=真空介电常数×k×面积/极板间距。即电容量与绝缘层介质的相对介电常数k以及金属极板面积成正比，与两极板间的距离成反比。由于特定工艺中，k值固定，金属间距受设计规则和工艺限制，上述的指状加叠层结构的电容若要提高电容量，只能通过增加指状极板的长度或者数量或者增加堆叠金属层的方法来增加电容量。前者将导致电容面积增加，后者会使其所占据的金属层增加并且对电路的后端布局布线产生影响。因此，如何通过一种有效的手段在提高MOM电容容量的同时又可以减小电容所占芯片面积，是业界急需解决的问题。

发明内容

本发明的目的在于提供一种MOM电容的制造方法，该方法通过使用双重图形化(double pattern)工艺，分别形成金属-氧化物-金属电容（MOM）的两个电极,从而得到小于设计规则及光刻工艺约束的极板间间距。

为解决上述问题，本发明提供了一种金属-氧化物-金属电容（MOM）的制造方法，其特征在于，包括：

一种MOM电容的制造方法，其中，所述MOM电容包括第一电极和第二电极，所述第一电极和第二电极均采用指状结构，分别由数个相互平行的指状极板单端相连而成，所述第一电极与第二电极相对交错排布，位于同层绝缘介质中；其特征在于，所述制造方法包括如下步骤：

提供一半导体基底；

在所述半导体基底上沉积绝缘介质层；

通过两次图形化工艺，在所述绝缘介质层中分别形成代表第一电极图形的第一沟槽和代表第二电极图形的第二沟槽；

在所述第一沟槽和第二沟槽中填充金属，形成第一电极与第二电极。

优选的，在所述绝缘介质层中形成代表第一电极图形的第一沟槽和代表第二电极图形的第二沟槽的步骤包括：

A.在所述绝缘介质层上沉积硬掩膜介质层；

B.在所述硬掩膜介质层上涂布第一光刻胶层，通过光刻、刻蚀，对所述硬掩膜介质层进行第一次图形化，利用在所述硬掩膜介质层上形成的第一凹槽定义第一电极图形；

C.去除剩余第一光刻胶层，在所述硬掩膜介质层及绝缘介质层表面涂布第二光刻胶层，通过光刻、刻蚀，对所述硬掩膜介质层进行第二次图形化，利用第二次图形化中在所述硬掩膜介质层上形成的第二凹槽定义第二电极图形；

D.去除剩余第二光刻胶层，以经过两次图形化后的硬掩膜介质层为掩膜，对所述绝缘介质层进行刻蚀，形成第一沟槽和第二沟槽。

优选的，在所述绝缘介质层中形成代表第一电极图形的第一沟槽和代表第二电极图形的第二沟槽的步骤包括：

A．在所述绝缘介质层上涂布第一光刻胶层，通过光刻、刻蚀，对所述绝缘介质层进行第一次图形化，利用在所述绝缘介质层上形成的第一沟槽定义第一电极图形；

B．去除剩余第一光刻胶层，在所述绝缘介质层及衬底表面涂布第二光刻胶层，通过光刻、刻蚀，对所述绝缘介质层进行第二次图形化，利用第二次图形化中在所述绝缘介质层上形成的第二沟槽定义第二电极图形；

C．去除剩余第二光刻胶层。

优选的，在所述第一沟槽和第二沟槽中填充的金属为铜。

优选的，在所述第一沟槽和第二沟槽中填充金属铜所使用的工艺是电镀。