[发明专利]移位寄存器单元、栅极驱动电路和显示装置

说明书

技术领域

本发明涉及有机发光显示领域，尤其涉及一种移位寄存器单元、栅极驱动电路和显示装置。

背景技术

集成栅极移位寄存器将栅极脉冲输出寄存器集成在面板上，从而节省了IC，降低了成本。集成栅极移位寄存器的实现方法有很多种，可以包含不同多个晶体管和电容，常用的有12T1C，9T1C，13T1C等结构。移位脉冲的实现都至少要包含一组时钟信号、一个上拉晶体管、一个下拉晶体管和一个输出晶体管。

GOA(Gate Driver On Array，阵列基板行驱动)电路在使用一段时间后，由于放电薄膜晶体管的性能变差，放电电流减小，输出噪声变大，这个噪声可能被作为下一级GOA单元电路的输入，产生输出。尤其是在高温条件下，噪声更大，容易形成Multi-output(多输出)的现象。

在现有的集成栅极移位寄存器采用的12T1C的结构中，其只有一个复位单元，该复位单元只能抑制在当前单元时间内输出到后一个单元时间的噪声而当前单元时间之后的其他单元时间内，该复位单元无法进行噪声抑制，该没被有效的抑制的噪声被作为输入逐级放大，形成多个输出。

如图1所示，在第二时钟信号端CLKB输出高电平，且下拉节点PD的电位为高电平的第一单元时间内，输出的噪声被有效消除，而第二单元时间内的输出噪声却保留，作为下一个移位寄存器单元电路的输入在下一个单元时间产生不期望的输出，这个噪声被逐级放大，在GOA整体电路的最后一行就非常明显。

发明内容

本发明的主要目的在于提供一种移位寄存器单元、栅极驱动电路和显示装置，可以抑制当前输出后的第一单元时间和第N单元时间的噪声，N为大于1的整数。

为了达到上述目的，本发明提供了一种移位寄存器单元，包括：

输出上拉晶体管，输出上拉晶体管的栅极与上拉节点连接，漏极与第一时钟信号端连接，源极与本级输出端连接；

上拉节点下拉晶体管，上拉节点下拉晶体管的栅极与下拉节点连接，漏极与上拉节点连接，源极与低电平输出端连接；

输出下拉晶体管，输出下拉晶体管的栅极与下拉节点连接，漏极与本级输出端连接，源极与低电平输出端连接；

输出晶体管，输出晶体管的栅极与第二时钟信号端连接，漏极与本级输出端连接，源极与低电平输出端连接；

自举电容，连接于上拉节点和本级输出端之间；

上拉驱动单元，分别与输入端、上拉节点和第二时钟信号端连接；

下拉驱动单元，分别与上拉节点、下拉节点、低电平输出端和第二时钟信号端连接；

第一复位单元，分别与第一复位端、上拉节点、本级输出端和低电平输出端连接；

所述第一复位端与后一级移位寄存器单元的输出端连接；

所述移位寄存器进一步包括：

第二复位单元，分别与第二复位端、本级输出端和低电平输出端连接；

所述第二复位端与当前级移位寄存器单元后第N级移位寄存器单元的输出端连接，N为大于1的整数。

实施时，所述第一复位单元包括第一复位晶体管和第二复位晶体管，其中，

所述第一复位晶体管的栅极与后一级移位寄存器单元的输出端连接，漏极与上拉节点连接，漏极与低电平输出端连接；

所述第二复位晶体管的栅极与后一级移位寄存器单元的输出端连接，漏极与本级输出端连接，源极与低电平输出端连接。

实施时，所述第二复位单元包括第三复位晶体管；

所述第三复位晶体管的栅极与当前级移位寄存器单元后第N级移位寄存器单元的输出端连接，漏极与本级输出端连接，源极与低电平输出端连接；

N为大于1的整数。

实施时，本发明所述的移位寄存器单元进一步包括：

第三复位单元，分别与第三复位端、本级输出端和低电平输出端连接；

所述第二复位端与当前级移位寄存器单元后第M级移位寄存器单元的输出端连接，M为大于1且不等于N的整数。

实施时，所述第三复位单元包括第四复位晶体管；

所述第四复位晶体管的栅极与当前级移位寄存器单元后第M级移位寄存器单元的输出端连接，漏极与本级输出端连接，源极与低电平输出端连接；

M为大于1且不等于N的整数。

本发明还提供了一种栅极驱动电路，包括P级上述的移位寄存器单元；

除了最后一级移位寄存器单元，每一级移位寄存器单元的第一复位端与后一级移位寄存器单元的输出端连接；