[发明专利]移位寄存器单元、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：

输出上拉晶体管，输出上拉晶体管的栅极与上拉节点连接，漏极与第一时钟信号端连接，源极与本级输出端连接；

上拉节点下拉晶体管，上拉节点下拉晶体管的栅极与下拉节点连接，漏极与上拉节点连接，源极与低电平输出端连接；

输出下拉晶体管，输出下拉晶体管的栅极与下拉节点连接，漏极与本级输出端连接，源极与低电平输出端连接；

输出晶体管，输出晶体管的栅极与第二时钟信号端连接，漏极与本级输出端连接，源极与低电平输出端连接；

自举电容，连接于上拉节点和本级输出端之间；

上拉驱动单元，分别与输入端、上拉节点和第二时钟信号端连接；

下拉驱动单元，分别与上拉节点、下拉节点、低电平输出端和第二时钟信号端连接；

第一复位单元，分别与第一复位端、上拉节点、本级输出端和低电平输出端连接；

所述第一复位端与后一级移位寄存器单元的输出端连接；

所述移位寄存器进一步包括：

第二复位单元，分别与第二复位端、本级输出端和低电平输出端连接；

所述第二复位端与当前级移位寄存器单元后第N级移位寄存器单元的输出端连接，N为大于1的整数。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述第一复位单元包括第一复位晶体管和第二复位晶体管，其中，

所述第一复位晶体管的栅极与后一级移位寄存器单元的输出端连接，漏极与上拉节点连接，漏极与低电平输出端连接；

所述第二复位晶体管的栅极与后一级移位寄存器单元的输出端连接，漏极与本级输出端连接，源极与低电平输出端连接。

3.如权利要求2所述的移位寄存器单元，其特征在于，所述第二复位单元包括第三复位晶体管；

所述第三复位晶体管的栅极与当前级移位寄存器单元后第N级移位寄存器单元的输出端连接，漏极与本级输出端连接，源极与低电平输出端连接；

N为大于1的整数。

4.如权利要求1至3中任一权利要求所述的移位寄存器单元，其特征在于，进一步包括：

第三复位单元，分别与第三复位端、本级输出端和低电平输出端连接；

所述第二复位端与当前级移位寄存器单元后第M级移位寄存器单元的输出端连接，M为大于1且不等于N的整数。

5.如权利要求4所述的移位寄存器单元，其特征在于，所述第三复位单元包括第四复位晶体管；

所述第四复位晶体管的栅极与当前级移位寄存器单元后第M级移位寄存器单元的输出端连接，漏极与本级输出端连接，源极与低电平输出端连接；

M为大于1且不等于N的整数。

6.一种栅极驱动电路，其特征在于，包括P级如权利要求1至3中任一权利要求所述的移位寄存器单元；

除了最后一级移位寄存器单元，每一级移位寄存器单元的第一复位端与后一级移位寄存器单元的输出端连接；

对于第一级移位寄存器单元至第(P-N)级移位寄存器单元，每一级移位寄存器单元的第二复位端与当前级移位寄存器单元后第N级移位寄存器单元的输出端连接；

除了第一级移位寄存器单元，每一级移位寄存器单元的输入端与上一级移位寄存器单元的本级输出端连接；

第一级移位寄存器单元的输入端接入起始信号；

最后一级移位寄存器单元的第一复位端与本级输出端连接；

N为大于1的整数，P为大于N的整数。

7.一种栅极驱动电路，其特征在于，包括Q级权利要求4或5所述的移位寄存器单元；

除了最后一级移位寄存器单元，每一级移位寄存器单元的第一复位端与后一级移位寄存器单元的输出端连接；

对于第一级移位寄存器单元至第(P-N)级移位寄存器单元，每一级移位寄存器单元的第二复位端与当前级移位寄存器单元后第N级移位寄存器单元的输出端连接；

对于第一级移位寄存器单元至第(P-M)级移位寄存器单元，每一级移位寄存器单元的第三复位端与当前级移位寄存器单元后第M级移位寄存器单元的输出端连接；

除了第一级移位寄存器单元，每一级移位寄存器单元的输入端与上一级移位寄存器单元的本级输出端连接；

第一级移位寄存器单元的输入端接入起始信号；

最后一级移位寄存器单元的第一复位端与本级输出端连接；

N为大于1的整数，M为大于1且不等于N的整数，Q为大于M，且大于N的整数。

8.一种显示装置，其特征在于，包括如权利要求6或7所述的移位寄存器。