[发明专利]金属氧化物半导体装置及其制造方法

说明书

技术领域

本发明的实施例一般是有关于一种半导体装置，且特别是有关于一种金属氧化物半导体(Metal Oxide Semiconductor，MOS)装置及其制造方法。

背景技术

扩散金属氧化物半导体(DMOS)装置的特征为同时被扩散的一源极区及一背栅区。晶体管通道是通过两个扩散的差异而非一分离式注入而形成，其导致减少的通道长度。较短通道允许低功率消耗及高速能力。

一种横向扩散金属氧化物半导体(LDMOS)装置于晶片的表面具有其源极及漏极，藉以导致一横向电流。在设计LDMOS装置上的两个重要参数为击穿电压及导通电阻。具有一高击穿电压及一低导通电阻是较佳的，用于在高电压之下被操作时提供一种具有相当低的功率消耗的装置。此外，一低导通电阻在此装置处于饱和时提供一较高漏极电流，其易于改善装置的操作速度。

图1显示一种已知的LDMOS装置的一漂移区的平面视图。图1的LDMOS装置1具有一个如显示的由框框所称呼的LDMOS区10。LDMOS装置1是由一源极侧20及一漏极侧30所定义。

图2显示在图1中被称呼的LDMOS区10的平面视图。LDMOS区10具有多个实质上从源极侧20连续延伸至漏极侧30的P型扩散层或p顶端区40，多个p顶端区40被配置在一高电压N型阱(HVNW)中。因此，已知的LDMOS区10是由配置在多个p顶端区40(其被未被配置在任何p顶层上面的n阶区50隔开)上的N型阶或n阶区50的区段所定义。

图3A为沿着AA′剖面线的图2的剖面图。一种已知LDMOS的这种表现具有一p衬底60，于其中已配置有一HVNW 70。一第一p阱80形成于p衬底60中，而一第二p阱90形成于HVNW 70中，第一p阱80具有一p+掺杂区100，而第二p阱90具有另一个邻近一n+掺杂源极区120的p+掺杂区110。一n+掺杂漏极区130已形成于HVNW 70中。LDMOS区10的这个截面是以配置在多个p顶端区40的其中一个上的一n阶区50表示。一被刻蚀场氧化物隔离区140实质上分离掺杂区100、110、120、130。

任何已知技艺已知的控制栅极结构150可能被使用在LDMOS装置。举例而言，控制栅极结构150可包括一个配置在一介电层上的导电层。控制栅极结构150另外可包括多个介电侧壁间隙壁。一被刻蚀层间介电(ILD)层160是被配置在所定义的结构上面。一第一被刻蚀金属层170设置有一个通过ILD层160的接点网(network of contacts)。图2的例示的已知LDMOS另外显示一金属间介电(IMD)层180，一第二被刻蚀金属层190被配置在其之上，藉以提供一个通过IMD层180的接点网。

图3B为沿着图2的BB′剖面线的剖面图。除了一p顶层并未被配置在HVNW 70中以外，已知的LDMOS的这种剖面图具有在图3A中所确定的相同结构。

高电压LDMOS装置在半导体上具有各种用途。举例而言，LDMOS装置可能用于将相当高的电压转换成相当低的电压或作为设计成用于驱动一负载的切换功率晶体管。然而，因为n阶区与完全掺杂P型区之间的交互作用的结果，已知的高电压LDMOS的特定导通电阻仍然可能太高。在已知技艺中，对于改良的LDMOS装置，特别是具有一甚至较低的特定导通电阻的高电压LDMOS装置，依然有一项需求。

发明内容

本发明的实施例提供半导体装置，特别是金属氧化物半导体装置。

本发明的一实施样态包括一MOS装置，其包括：一p衬底；一高电压n阱(HVNW)，配置在p衬底中；一第一p阱，形成于具有一第一p+掺杂区的p衬底中；一第二p阱，形成于具有邻近一n+掺杂源极区的一第二p+掺杂区的HVNW中；一离散p顶端区，具有多个配置在HVNW中的p顶端段；以及一n阶区，配置在离散p顶端区之上。多个p顶端段具有一段离n阶区的距离以定义多个距离，具有一宽度以定义多个宽度，并具有一段与一邻近p顶端段的分离距离以定义多个分离距离。在本发明的某些实施例中，多个距离可能是相同的，而在本发明的某些其他实施例中，多个距离是逐渐增加的。

在本发明的一实施例中，MOS装置为一LDMOS装置，而HVNW具有一n+掺杂漏极区。