[发明专利]金属氧化物半导体装置及其制造方法

权利要求书

1.一种金属氧化物半导体(MOS)装置，包括：

一p衬底；

一高电压n阱(HVNW)，配置在该p衬底中；

一第一p阱，形成于具有一第一p+掺杂区的该p衬底中；

一第二p阱，形成于具有邻近一n+掺杂源极区的一第二p+掺杂区的该HVNW中；

一离散p顶端区，具有多个配置在该HVNW中的p顶端段；以及

一n阶区(n-grage region)，配置在该离散p顶端区之上，

其中，该多个p顶端段的每一个具有一段离该n阶区的距离以定义多个距离，具有一宽度以定义多个宽度，并具有一段与一邻近p顶端段的分离距离以定义多个分离距离。

2.根据权利要求1所述的金属氧化物半导体装置，其中该MOS装置为一横向扩散金属氧化物半导体(LDMOS)装置，该HVNW具有一n+掺杂漏极区。

3.根据权利要求2所述的金属氧化物半导体装置，其中该多个距离的各该距离相同。

4.根据权利要求2所述的金属氧化物半导体装置，其中该多个距离的该多个距离是增加的。

5.根据权利要求2所述的金属氧化物半导体装置，其中该多个p顶端段、该多个距离、该多个宽度以及该多个分离距离中的一些，是与具有一连续p顶端区的另一个LDMOS装置比较而言，能使在导通电阻方面于1伏特的一漏极电压下存在有至少15％的减少。

6.根据权利要求5所述的金属氧化物半导体装置，其中该LDMOS装置的一击穿电压是与该另一个LDMOS装置的一击穿电压相同。

7.根据权利要求2所述的金属氧化物半导体装置，更包括一场氧化物隔离区，其被配置以隔离该第一p+掺杂区、邻近该n+掺杂源极区的该第二p+掺杂区以及该n+掺杂漏极区。

8.根据权利要求7所述的金属氧化物半导体装置，更包括一个配置于该n+掺杂源极区与该n+掺杂漏极区之间的一栅极结构。

9.根据权利要求1所述的金属氧化物半导体装置，其中该MOS装置为一绝缘栅双载子晶体管，该HVNW具有一第三p+掺杂区。

10.根据权利要求1所述的金属氧化物半导体装置，其中该MOS装置为一个二极管，该HVNW具有一n+掺杂漏极区。

11.一种用于制造一金属氧化物半导体(MOS)装置的方法，包括：

提供一p衬底层；

形成一高电压n阱(HVNW)进入该p衬底；

形成一第一p阱于该p衬底中；

形成一第二p阱于该HVNW中；

形成一离散p顶端区于该HVNW中，该离散p顶端区具有多个p顶端段；以及

将一n阶区配置在该离散p顶端区上方的该HVNW中，

其中，该多个p顶端段的每一个具有一段离该n阶区的距离以定义多个距离，具有一宽度以定义多个宽度，并具有一段与一邻近p顶端段的分离距离以定义多个分离距离。

12.根据权利要求11所述的方法，更包括形成一场氧化物隔离区，其由与该第一p阱及该第二p阱重叠的一第一场氧化物结构以及与该n阶区重叠的一第二场氧化物结构所定义。

13.根据权利要求12所述的方法，更包括形成一栅极结构。

14.根据权利要求13所述的方法，其中形成该栅极结构包括：

执行一栅极氧化物；

形成一多晶硅层；以及

形成一间隙壁以围绕该栅极结构。

15.根据权利要求13所述的方法，更包括：

形成一n+掺杂源极区于邻近该栅极结构的该第二p阱中；

形成一第一p+掺杂区于该第一p阱中；

形成一第二p+掺杂区于该第二p阱中；以及

于该HVNW中形成一掺杂区，其邻近该第二场氧化物结构。

16.根据权利要求15所述的方法，其中该MOS装置为一LDMOS装置，该掺杂区为一n+掺杂漏极区。

17.根据权利要求16所述的方法，其中该多个p顶端段、该多个距离、该多个宽度以及该多个分离距离中的一些，是与具有一连续p顶端区的另一个LDMOS装置比较而言，能使在导通电阻方面于1伏特的一漏极电压下存在有至少15％的减少。