[发明专利]具有读辅助器件的存储器及其操作方法有效
申请号: | 201210384824.4 | 申请日: | 2012-10-11 |
公开(公告)号: | CN103247332A | 公开(公告)日: | 2013-08-14 |
发明(设计)人: | 杨荣平;郑宏正;邱志杰;黄家恩;李政宏 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | G11C11/4063 | 分类号: | G11C11/4063;G11C11/413 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;孙征 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 辅助 器件 存储器 及其 操作方法 | ||
1.一种存储器,包括:
第一位线;
存储单元,耦合至所述第一位线;以及
读辅助器件,耦合至所述第一位线,所述读辅助器件被配置成响应于从所述存储单元读出的第一数据朝着预定电压拉动所述第一位线上的第一电压,所述读辅助器件包括:
第一电路,配置成在第一阶段期间在所述第一位线与所述预定电压的节点之间建立第一电流路径,以及
第二电路,配置成在后续的第二阶段期间在所述第一位线与所述预定电压的节点之间建立第二电流路径。
2.根据权利要求1所述的存储器,其中,所述第一电流路径与所述第二电流路径并联。
3.根据权利要求1所述的存储器,其中,所述第一电路被配置成在所述第二阶段期间维持所述第一电流路径。
4.根据权利要求1所述的存储器,还包括:
控制电路,耦合至所述第一电路和所述第二电路,所述控制电路被配置成在所述第一阶段期间向所述第一电路提供第一阶段使能信号并且在所述第二阶段期间向所述第二电路提供第二阶段使能信号,
其中,所述第二阶段使能信号为所述第一阶段使能信号的延迟信号。
5.根据权利要求1所述的存储器,还包括:
第二位线,耦合至所述存储单元和所述读辅助器件,
其中:
所述读辅助器件被配置成响应于从所述存储单元读出的第二数据朝着所述预定电压拉动所述第二位线上的第二电压,所述读辅助器件还包括:
第三电路,配置成在所述第一阶段期间在所述第二位线与所述预定电压的节点之间建立第三电流路径,以及
第四电路,配置成在所述第二阶段期间在所述第二位线与所述预定电压的节点之间建立第四电流路径。
6.根据权利要求5所述的存储器,还包括:
第一电流源,将所述第一电路和所述第三电路共同耦合至所述预定电压的节点,所述第一电流源被配置成在所述第一阶段期间被启用。
7.根据权利要求6所述的存储器,其中:
所述第一电流源还将所述第二电路和所述第四电路共同耦合至所述预定电压的节点,并且
所述第一电流源还被配置成在所述第二阶段期间被启用。
8.根据权利要求6所述的存储器,还包括:
第二电流源,将所述第二电路和所述第四电路共同耦合至所述预定电压的节点,所述第二电流源被配置成在所述第二阶段期间被启用。
9.一种存储器,包括:
一对位线,包括第一位线和第二位线;
存储器单元,耦合至所述第一位线和所述第二位线;以及
第一晶体管至第六晶体管;
其中:
所述第一晶体管和所述第五晶体管串联耦合在所述第一位线与节点之间;
所述第一晶体管和所述第二晶体管并联耦合;
所述第三晶体管和所述第六晶体管串联耦合在所述第二位线与所述节点之间;
所述第三晶体管和所述第四晶体管并联耦合;并且
所述第五晶体管和所述第六晶体管交叉耦合,其中,所述第五晶体管的栅极耦合至所述第二位线并且所述第六晶体管的栅极耦合至所述第一位线。
10.一种操作存储器的方法,所述方法包括:
将位线预充电至预充电电压;
响应于从连接到所述位线的存储单元读出的数据,使所述位线上的所述预充电电压朝着地电压转变;
在所述转变的第一阶段期间,在所述位线与地之间建立第一电流路径以增加所述转变的速度;并且
在所述转变的后续第二阶段期间,建立与所述第一电流路径并联的第二电流路径以进一步增加所述转变的速度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210384824.4/1.html,转载请声明来源钻瓜专利网。